-
第一部分
原理图设计规范
引言
1.
为什么要画原理图
?
原理图是干什么用的
?
?
描述出能够达到要设计的产品各项功能的电子线路方案
(
反映在采用什
么电路结构形式
,
什么技术方法
,
什么生产条件
...
等等方面上
)
?
表达了设计者所设想的
电路连接
;
?
表示出设计产品的所要使用的物料和物料的品质、数量要求等
;
?
方便人们的各种交流，指导产品的顺利生产
;
总括
:
原
理图要反映出产品在设计和生产的整个过程中的所有要素要求
,
它是
一切
电子产品设计和生产的基础依据
;
2.
在我们公司要使用的什么原理图以及
PCB
设计工具
?
原理图设计工具
: Cadence
公司的
Capture CIS;
PCB
设计工具：
Cadence
公司
的
Allegro
；
3.
有了设计工具
,
如何使用好设计工具
,
来正确地表达自己的设计
?
要会运用原理图设计工具，必须要掌握一些必需的概念和知识。
下面的第一步骤里，我会介绍原理图设计过程中所要遇到的那些设计概念和
知识。
在其后的第二步骤，我再给大家介绍学习和
运用
EDA
设计工具的一般方法。
4.
已经知道（不是精通）设计工具的使用了
,
要画出什么样的原理图
?
必须遵从公司的原理图设计规范！
原理图设计的正规化，一些规范的要求和必须遵从的规（约）定，我将穿插
在第一、第二步骤中，在介绍必需的概念和知识时同时进行。
无论什么软件
,
软件使用者必须首先明确自己的目的
,
要清楚的知道自己想要
作什么
,
作出什么样的
?
然后才是使用软件提
供的各种功能手段来最终完美地
实现它们
.
不依赖具体的设计工具
,
使用者必须先了解都有哪些对象或东西
,
都要按照什
么样子来完成
,
对象的属性是什么
,
最后才是如何来使用软件去完成
.
先必须
知道自己要干什么
,
并且要作到什么样子才算结束
.
根本的任务之一：
要安排好各个对象的位置和连接关系
原理图设计规范
第一步
(
必备知识
),
首先了解
我们应当知道原理图由哪些对象内容
所构成
:
1.
电路图中的对象
PAGE,
MODULE,
TEXT,
LINE,
SYMBOL,
COMPONENT,
NETWORK,
CONNECTIONS,
PART,
DEVICES
，注释和版本控制
2.
电路图中的术语
PIN,
DEVICE,
器件
(
符号
)
库
,
SYMBOL
，
CAE
DECAL
，
NET/NETNAME,
NET
的属性
PIN
和
PIN
的属性
PART
和
PART
的属性
PACKAGE
，
FOOTPRINT
，
< br>PCB DECAL
，
LAND PATTERN
3.
电路图的元件符号
: SYMBOL, CAE DECAL,
LOGIC DECAL,
器件符号库
LIBRARY
4.
电路图中元器件的正规命名方式
C***,
H***,
TP***,
R***,
S***,
SW***,
L***,
U***,
D***,
T***,
TH**,
TR***,
Q***, B***, F***,
G***, I**, J***, K***, M***, OSC***, P**, VC*,
VR**,
W**, X**, Y**, Z*
5.
电路图中元器件的信息位置排列
(BOM, PART
LIST)
正确的排放元器件的属性和
REFERANCE<
/p>
有助于读图和检查错误
;
6.
元器件的属性
(PROPERITY,
ATTRIBUTES)
7.
元器件库的创建方法
8.
明了以上的原理图中各个对象及其属性的含义和作用
,
画好规范的电路原理
图
?
单张电路图的画法
?
多页电路图的画法
?
层次电路图的画法
第二步
(
总
体方法
),
如何利用具体的软件来安排好各个对象的位置
和连接关系
－
原理图的设计过程
尽管不同的
EDA
工具工作的方式
,
操作的手法不仅相同
,
但本质上是相通的
.
第
2
页
共
15
页
原理图设计规范
< br>大体都按照如下
7
个步骤
:
1.
设定所有的结构组成
;
图纸尺寸
,
各个对象的省却尺码值
,
颜色
,
打印机等
2.
设定或创建使用的器件库
;
3. <
/p>
从器件库中找出需要的
DEVICE
的符
号
,
变成原理图上的一个元件
(COMPONENT).
4.
找到各个对象的编辑
,
操作命令方式
,
以完成各个元件的属性值
;
5.
连接网表
,
完成原理图设计
;
6.
作细致的
DRC
检查
;
7.
后处理
,
生成网表
,BOM
等文件
,
为后续工作作准备
.
第三步
,
多加实践多作总结
,
熟能生巧
.
画好常用的电路、单元电
路、
模块电路图
。
拿出来的原理图就是你能力的体现，
不仅体现在电
路本身的
设计上，
更重要的要能正确的表达出自己的设计内容。
（错
误连篇，
图中所表示不是你想要的设计情况，
沟通表达不出来，
水平
从何体现？）
做一个正规化的让人信服的硬件设计人员
。
第
2
页
共
15
页
原理图设计规范
原理图设计的规范
图纸规则
一般使用
A
、
B
、
C
幅面（新建的幅面默认为
B<
/p>
），
禁止使用自定义幅面
。
对于复杂电路，为尽快在原理图内找到电路组成部分，建议将原理图幅面划
分区域
,
定义各模块中的子模块
,
并表注各子模块的功能
,
< br>为更清晰说明
,
可增
加说明部分
,
以使检查评审人员更好的了解你的意图
,
增加沟通能力
.
标题栏
原理图上必须有标题。格式如下：
项目代码
项目代号是标识器件在原理
图上的位置和连接关系的参数。项目代号由项目
种类的字母代码加上数字序号组成。
字母采用拉丁字母的大写正体字，但不允许用字母“
I
”和“
O
”。
项目代码实例：
项目种类的字母代码：
C***,
H***,
TP***,
R***,
S***,
A***,
L***,
U***,
D***,
T***,
H**,
B***,
Q***,
B***,
F***,
G***,
I**,
J***,
K***,
M***,
P***,
U*,
V**,
W**,
X**,
Y**,
Z*
，
E*
项目代号的放置位置：
第
2
页
共
15
页
原理图设计规范
?
尽量接近宿主器件
?
集成电路的项目代号和标称值要求
放置于元件的上方，图形符号四面都
有引脚的在空间允许时一般将项目代号和标称值放到
图形符号的中央。
?
对于分立器件和其他组件，水平放置时项目代号和标称值要求水平放置
于元件
的上方；
垂直放置时项目代号和标称值既可以放置于元件的右方
，
也可以放置于元件的左方，但二者的方向不同；项目代号和标称值的首
字符尽量对齐。
?
初步规范为
:
项目总类
项目子类
项目代码
备注、说明
其它类型电阻如：光敏，
湿敏以及厚膜混合
普通电阻
R***
电路需要的电阻等，再确定
排阻
RP***
压敏电阻
RV***
电阻
热敏电阻
RT***
可调电阻
RP***
绕线电阻
RD***
普通电容
C***
电容
钽电容
TC***
电解电容
EC***
绕线电感一般指共轭电感，主要为应用为
堆叠电感
L***
EMI
方面
电感
绕线电感
LB***
可调电感
LV***
磁珠
FB***
二极管种类很多，暂不
分开描述，如以后有
二极管
D***
二极管
需要再确定
发光二极管
LED***
由于细划会影响其它命名，暂不分开，如有
MOS
管
Q***
三极管
需要再确定
TTL
管
Q***
蜂鸣器
BP***
继电器
RY***
液晶显示器
LCD***
电池
BT***
风扇
FAN***
变压器
T***
麦克风
MIC***
开关的总类较多
,
如
:
拨码、微动
、钮子、滑
SW***
动、按钮等
，暂不详细分类，如有需要，请
开关
在图中注明
连接器
保险管
（丝）
滤波器
散热器
(
片
)
屏蔽装置
天线
端口与端子
跳线
CON***
J***
F***
FIL***
TS***
SH***
SAT***
分类较多
，如，网口，
DVI
等，暂不详细分
类
，如有需要，请在图中注明
Filter
的缩写
Thermal
slug
的缩写，同时相应详细描述
SHIELD
的缩写
SAT
的缩写
第
2
页
共
15
页
原理图设计规范
放电管
测试点
DC***
TP***
DISCH
ARGE
的缩写，高速电路中应用广泛
标称值
标
称值是器件的电气特性的必要描述，标称值的标注原则是能准确反映该器
件的特征，除特
别指明外，标注均使用大写字母。
例如：
?
电阻、电阻排以欧姆（Ω）、千欧（
k
Ω）、兆欧（
M
Ω）为单位标注，
欧姆
的符号可省略；
不足
1K
的以
***R
表示
；相同类型的器件不允许采用
不同的表示方法，
如：
4.7K
（Ω）
的电阻只能用
4.7K
表示
,
不允许采用
4K7
、
4.7k
等表示方法
,{
尤其
BOM}.
?
晶体、晶振以
kHz
、
MHz
标注，稳定度有特
殊要求的需注明，标注示例如
“
12MHz-2.5ppm
”。注意：
Hz
不能省略。；
元器件图形符号
?
元器件图形符号、命名按照规范进
行设计，如果某些特定的图形符号，在文
中没有规定出相应的图形，允许按照绘制元器件
图形符号的要求进行编辑。
?
元器件图形符号只允许水平和垂直两个放置方向，
在不改变图形符号
含义的
条件下，可根据图纸布局的需要对图形符号进行旋转或镜象放置，但项目代
号和标称值只能有一种放置方向，不允许旋转
，如下图所示
U210
1
2
3
4
E0
E1
E2
VCC
8
7
6
5
DDC_SCL
DDC_SDA
R218
47K
R2
19
47K
C202
0.1uF
DDC_VCC
VCLK
SCL
GND
SDA
24LC21
PCB Footprint = SRR0603
布局规则
在原理图的绘制过程中，为了图纸的标准化和可视性、易读性，在整图的
布局上
需遵循一定的规范，做到信号流向顺畅，
布局匀称，
功能单元电
路布置清
晰。既方便读图与理解，对
LAYOUT
人员的布局也更清晰，提高效率。
下两部分是一页图纸中的两部分：
R
S232
通
讯
模
块
U103
J101
10
5
9
4
8
3
7
2
6
1
DB9
RXDPC
TXD
RXDPC
TXDPC
C101
0.1uF
C102
0.1uF
C103
0.1uF
C104
0.
1uF
13
8
11
10
1
3
4
5
2
6
R1IN
R2IN
T1IN
T2IN
C1+
C1-
C2+
C2-
< br>V+
V-
MAX232
+5V<
/p>
VCC
R1OUT
R2OUT
T1OUT
T2OUT
GND
16
12
9
14
< br>7
15
RXD
TXDPC
辅助模块
(
倒相
)<
/p>
POACT_A
INDEOUT
POAC
T_B
POACT_C
POACT_D
POACT_A
INDEOUT
POACT_B
POACT_C
POACT_D
U108
1
3
5
9
< br>11
13
7
1A
VCC
2A
1Y
3A
2Y
4A
3Y
5A
4Y
6A
5Y
GN
D
6Y
74HC04
14
2
4
6
8
< br>10
12
VDD3.3
PODE
_A
PI_ACT#
PODE_B
PO
DE_C
PODE_D
PODE_A
P
I_ACT#
PODE_B
PODE_C
PODE_D
11
以下为系统中的一页原理图：
第
2
页
共
15
页
原理图设计规范
+5V
8
R
N
1
< br>0
1
7
1
k
6
5
8
R
N
1
0
2
7
1
k
6
5
MCU
主
控
模
块
S_716CS0
S_716CS1
S_716CS2
S_716CS3
S_716RST
S_716CLK
S_716
SI
S_716SO
CLOCK
模<
/p>
块
C107
150pF
< br>+5V
C108
R102
6.8
K
3300pF
8
EXTFIL
U105
VDDA
VDDD
< br>VDDQ
IREF
CLK/2+
CLK/2-
CLK+
CLK-
CLK
CLK/2
10
1
18
24
23
22
21
20
17
16
1
VDD3.3
L10110uH
1
1
6
3
8
1
2
3
4
1
2
3
4<
/p>
C109
0.1uF
2
< br>E101
10uF
2
E102<
/p>
10uF
U101
37
< br>36
35
34
33
32
31
30
G
N
D
V
C
C
9
40
41
42
43
44
1
2
3
10
11
12
13
29
4
17
28
39
6
SW DIP-4
27
26
1
2
3
4
1
2
3
4
MC
U_DOG
1
2
3
4
S102
8
RN109
7
4.7K
6
5
8
RN103
A_POFLDL
A_POFLDH
7
22R
B_POFLDL
6
5
RN104
B_POFLDH
C_POFLDL
8
22R
C_POFLDH
7
D_POFLDL
6
D_POFLDH
5
A_POFLDL
A_POFLDH
B_POFLDL
B_POFLDH
C_POFLDL
C_POFLDH
D_POFLDL
D
_POFLDH
+5V
OSC103
R
EF_CLK
4
3
VCC
CLK
NC
GND
1
2
VDD3.3
L10210uH
1
1
XFILRET
SC
L
SDA
HSYNC
EXTFB
COAST
OSC
VSSA
< br>VSSD
VSSQ
ICS1523
+5V
S_716CS0
S_716CS1
< br>S_716CS2
S_716CS3
S_716RST<
/p>
S_716CLK
S_716SI
S_7
16SO
P00
P01
P02
P03
P04
P05
P
06
P07
P10/T2
P11/T2
EX
P12
P13
P14
P15
P16
P17
T0/
P34
T1/P35
WR/P36
RD
/P37
EA/VP
RESET
P4.
0
P4.1
P4.2/INT3
P4.
3/INT2
ALE
PLL_SCL
P
LL_SDA
4
3
7
< br>6
5
12
11
< br>2
19
R101
22R
POCLK
C111
0.1uF
2
E103
10uF
2
E104
10uF
REF_CLK
D101
LED
D102
LED
D103
LED
D104
LED
1
2
3
4
1
2
3
4
8
7
6
5
8
7
6
5
RN105
PLL_LOCK
S
CDT
1k
PLL_SCL
PLL_S
DA
RN106
100R
18
19
20
21
22
23
24
25
8<
/p>
9
5
7
FUNC
LOCK/REF
ADDRS
15
14
13
PLL_LOCK
P20
P21
P22
P23<
/p>
P24
P25
P26
P27
INT0/P32
INT1/P33
RXD/P30
TXD/P31
+5V
MCU_RST
1MHz(OSC-SO4)
SCDT
SCDT
INVSYNC
VS
INVSYNC
VS
RXD
TXD
WATCH DOG
U102
MCU_RST
MCU_DOG
+5V
6
5
7
8
R
ST
RST
ST
VCC
DS1232
GND
TOL
T
D
PBRST
4
3
2
1
+5V
S101
W78E516BF
X
2
1
4
1
5
X
1
PSEN
OSC101
< br>POCLK
22.1184
SW-PB
< br>C105
30pF
C106
30
pF
C110
51pF
U104
8
1
CLKOUT
6
REF
4
VDD
GND
CY2305
CLK1
CLK
2
CLK3
CLK4
3
2
5
7
VDD3.3
1
2
3
4
8
RN107
POCLKO_A
POCLKO_B
7
22R
POC
LKO_C
6
POCLKO_D
5
VDD3.3
POCLKO_A
POCLK
O_B
POCLKO_C
POCLKO_D
L10310uH
1
1
C112<
/p>
0.1uF
2
E105
< br>10uF
2
E106
10uF<
/p>
L10410uH
1
1
< br>OSC102
E108
10uF
2
C113
0.1uF
2
E107
10uF
RS232
通
讯
模
块
U
103
J101
10
5
9
4
8
3
7
2
6
1
DB9
RXDPC
TXD
RXDPC<
/p>
TXDPC
C101
0.1uF
C102
0.1uF
C103
< br>0.1uF
C104
0.1uF
13
8
11
10
1
3
4
5
2
6
R1IN
R2IN
< br>T1IN
T2IN
C1+
C1-
C2+
C2-
V+
V-
MAX232
+5V
VCC<
/p>
R1OUT
R2OUT
T1OUT
T2OUT
GND
16
12
9
14
7
15
RXD
TXDPC
MCLK_A
MCLK_B
MCLK_C
MCLK_
D
MCLK_A
MCLK_B
MCLK
_C
MCLK_D
1
2
3
4
8
RN108
7
22R
6
5
MCLK
4
3
VCC
CLK
NC
GND
1
2
50MHz(OSC-SO4)
1
1
辅
助
模
块<
/p>
(
倒
相
)
POWER MODULE
R103
10R
+5V
1
2
3
4
5
6
7
8
POWERIN
J102
U106
C114
2.2uF
R109
47K
5
12
6
11
9
4
< br>8
VCC
HG
SD
BOOT
PWGD
ISEN
FREQ
LG
SS
PGDN
SGND
PGND
EAO
FB
LM2727
C124
10P
C116
R106
560R
+5V
3
+
U109
AMS1117-3.3(SOT-223)
2
VIN
VOUT
VAA3.3_1
+5
V
3
+
+
U1
10
AMS1117-3.3(SOT-223)
2
VIN
VOUT
VAA3.3_2
+5V
3
U111
AMS11
17-3.3(SOT-223)
2
VIN
VOUT
VAA3.3_3
51K
14
1
7
2
1
3
3
10
4
R
105
3.3K
3
8
< br>7
L106
DO3316P-222
OUTPUT=1.8V
R107
20K/1%
2
FDS6898A
R108
10K/1%
C118
0.1uF
+
E110
220uF/10
C119
0.1uF
C120
0.1uF
C121
0.1uF
C122
0.1uF
C123
0.1uF
R104
10K
D105
MBR05
20LTI
C117
0.1uF
U10
7
+5V
L105
DO3316P-1
02
220uF/10
POACT_A
INDEOUT
POACT_B
POACT_C
POACT_D
E109
POACT_A
INDEOUT
POACT_B
POACT_C
POACT_D
U108
1
3
5
9
11
< br>13
7
1A
VCC
2A
1Y
3A
2Y
4A
3Y
5A
4Y
6A
5Y
GND
6
Y
74HC04
+5V
VDD1.8<
/p>
14
2
4
6
8
10
12
VDD
3.3
PODE_A
PI_ACT#
P
ODE_B
PODE_C
PODE_D
PODE_A
PI_ACT#
PODE_B
PODE_C
PODE_D
6
5<
/p>
+
C137
0.1uF
< br>C115
0.015uF
G
N<
/p>
D
T
A
B
G
N
D
1
G
N
D
T
A
B
1
4
E111
10uF
C125
0.1
uF
1
4
1
4
C126
0.1uF
E112
10uF
C127
0.1uF
< br>C128
0.1uF
E113
1
0uF
C129
0.1uF
C130<
/p>
0.1uF
+
E114
< br>10uF
C131
0.1uF
C
132
0.1uF
+
E115
10uF
C133
0.1uF
< br>T
A
B
C134
0.1uF
+
E116
10u
F
C135
0.1uF
C136
0.1uF
变
更
历<
/p>
史
板
名
板
文
件
名
板
版
本
号
绘
制
人
绘
制
日
期
幅
面
(SIZE)
板名
板文件名
板版本号<
/p>
绘制人
绘制日期
幅面
(SIZE)
分
页
序
数
?
模
块
< br>名
模
块
文
件
名
模
块
版
本
号
审
核
人
审
核
日
期
总
页
数
?
模块名
模块文件名
模块版
本号
审核人
审核日期
对于信号的输入、输出的连接端口
，在布局时，应按照信号的流向，输入
放置在页面的左端，输出放置在页面的右端，并且
应上下对齐，均匀排布，集中
放置在一侧，这些端口一般不允许放置在页面中间，如果必
须放置在中间时，
也
应该集中排列。
垂
直布局时，
输入应放置在上方，
输出放置在下方。
对模拟电路，
电位高的电路在图纸幅面的上部，电位低的在下部。如下图所示
：
U1A
14001
D1
D2
1
3
2
6
8
10
< br>12
13
2
5
< br>W1
4
6
OUT2
U1D
14001
11
1<
/p>
3
U2A
14001
9
OUT1
5
4
< br>U1B
14001
U1C
140
01
L1
L2
U2B
< br>14001
U3A
14001
U
2
U1
1
3
2
U2D
14001
12
11
13
6
5
U3B
14001
4
OUT3
对于电路中的解释性的文字注释，在电路布局时应考虑其放置
的位置，对
第
2
页
共
15
页
-
-
-
-
-
-
-
-
-
上一篇：PADS建立元件库基础教程
下一篇：元器件中英文汇总