-
High-k
与
Low-k
的分析
近十年来
CPU
业者每发表
1
款新主打
CPU
，
就会顺带标榜该芯片所用的制程技
术，
最初只
标榜尺寸缩密性制程，
而近
五年来更是强调各种新材质性制程，
倘若不去了解新材质制程的
意义，那么也将愈来愈不了解新
CPU
的价值意义……
过去
IBM
微电子发
表
Low k Dielectric
（低介电质绝缘，
或称：
低介电常数绝缘）
制程技术
时，人们没有投入太多的注目，而今
Intel
在
45nm
制程的芯片产品发表后，也连带在
45nm
制
程内使用了
High
k/Metal Gate
（高介电质金属闸极）
技术，
使的最近笔者经常被人问及：
Low
k
制程与
High
k
制程到底有何不同
问此问题的人因
为被名称所迷惑，
认为
Low
k
与
High k
是相互矛盾的技术，
且半导体业者
都纷纷标榜
Low
k
、
High k
等新制程技术能为芯
片电路带来新的提升效益，
因此迷惑也就加深，
所以以下本文将
对此进行更多讨论。
一、
LOW-K
在集成电路内部，由于
ILD(Inter
Layer
Dielectrics
，层间电介质
)
的存在，导线之
间就不
可避免地存在分布电容，
或者称之为寄生电容。
分布电容不仅影
响芯片的速度，
也对工作可靠性构成严重威胁。从电容器容量计算公式中我们可以看出，
在结构不变
的情况下，减少电介质的
k
值，可以减小电容的容量。因此，使用
low-k
电介质作为<
/p>
ILD
，可以有效地降低互连线之间的分布电容，从而可使芯片总
体性能提升
10
％左右。
(1)Low-k
的作用
集成电路的速度由晶体管的栅延时
(Gate
Delay)
和信号的传播延时
(Propagation <
/p>
Delay)
两个参数共同决定，延时时间越短，信号的频率越高
。
栅延时主要是由
MOS
管的栅极材料所决定，使用
high-k
材料可以
有效地降低栅延时。传播延时也称为
RC
延时
< br>(RC delay)
，
R
是金
属导线的电阻，
C
是内部电介质形成的电容。
< br>RC
延时的表达
式为：
TRC=ρε(L2/TD)
注
:<
/p>
公式中
ρ
为金属的电阻率，
ε(
也记做
k)
是电介质的
介电常
数，
L
为导线长度，
T
是电介质厚度，
D
为金属导线厚度。
该公式反映了电路参数
对
TRC
的影响，公式中虽没有出现电阻
R
和电容<
/p>
C
两个符号，但又都与这两个参数
有关。
电阻率
ρ
、导线的长度
L
、导线厚度
D
三个参数与电阻
R
有关，而介电常数
ε
、
导线长度
L
两个参数与电容
C
的大小有关。
金属材料和绝缘材料对传播延时都
会产生影响。
由于铜
(Cu)
导线比铝
(Al)
导线的电
阻更低，
FSG
比
SiO2
的
k
值低，所以，铜互连与
low-k
工艺的同时应用，将使得传播
延时变得越来越短了。
< br>
当一条传输线传送信号时，通过互感
(
磁场
)
在另一条传输线上产生感应信号，或
者通过电容
(
电场
)
产生耦合信号，
这两种现象统称为串音干扰，
简称
“
串扰
(crosstalk)
”
。
串扰可使相邻传输线中出现异常的信号脉冲，造成逻辑电路
的误动作。
耦合串扰是由导线间的
寄生电容引起的，
根据容抗表达式
XC=1/2πfC
可知：
电容
的容量
C<
/p>
越大，
XC
越小，信号越容易从一根导线
穿越电介质到达另一根导线，线路
间的串扰就越严重；信号的频率
f
越高，脉冲的上升、下降时间越短，串扰也越严重。
由于
CPU
速度不断攀升，信号频率
f
目前已超过
3GHz
。但是，线路串扰已经成为进
一步提高频率的限制条件，芯片技术的发展面临巨大挑战
。鉴于
k
值与分布电容之间
的因果关系
，寻求
k
值更低的
ILD
材料，最大程度地降低串扰影响，是保持芯片微型
化和高速化发展的一个有效
途径。
从上面的分析可以得出两个结论：首先，芯片中
使用
low-k
电介质作为
< br>ILD
，可以减少寄生电容容量，降低信号串扰，这样就允许互
< br>连线之间的距离更近，为提高芯片集成度扫清了障碍；其次，减小电介质
k
值，可以
缩短信号传播延时，这样就为提高芯片速度留下了一定空间。
(2)Low-k
材料的选择
Table 1 History Summary
Table 2 Current
Industry Status
要谈论
Low k
制程技术，
就免不了要谈论
Copper Interconnect
（简称：
铜互连制程）
技术，
因为
Copper
Interconnect
与
Low k Dielectri
c
是相辅相成的，
前者用来强化线路的传导性，
后者
用来降低线路间的绝缘性。
由于半导体制程的不断进步，
集成电路的尺寸愈来愈小、
电
路愈来愈密，
同时工作频率
愈来愈快，
在到达
GHz
的频率频率、
线路宽度小
于
250nm
时，
芯片内电路内的寄生
电阻效应、
寄生电容效应也就愈来愈严重，进而使频率无法再提升，此称为阻容延迟、阻
容迟滞（
RC
Delay
），
RC
Delay
不仅阻碍频率成长，同时也会增加电路的无谓功耗。
寄生电阻的问题来自于线路本身的电阻性，
如果可以用电阻值更
低、
传导性更佳的线路
材质，
寄生电阻
的问题就可以舒缓。
而寄生电容则是因为线路与线路间的绝缘性过高，
< br>如果
可以降低绝缘性，则寄生电容的问题也可以舒缓。所以，
IBM
微电子（即是
IBM
的半导
体事
业部、半导体部门）提出铜制程，将原本用铝材质制造的芯片线路（俗称：铝制程）
改成用
铜材质来制造，铜的传导性比铝更好，电阻值更低，如此就可以解决寄生电阻的问
题。
解决寄生电阻后，
寄生电容问题
一样以换替材料的方式来解决，
原本的绝缘材质其绝缘性太
高，
所以要换替成低绝缘性的材料，也就是低介电值的材料。