数字电路课程设计-智力竞赛抢答器

2021年2月14日发(作者：bullshit)

摘

要

在各种智力竞赛场合，抢答器是必不可少的最公正的用具。

通过本学年的《数字电路技术》的学习我们知道了它的原理< /p>

其实是比较简单的，主要就是通过四

D

触 发器

74LS175

为中心构

成编码锁 存系统控制选手的抢答情况，再通过逻辑电路将输入开

关、脉冲及输出

< br>LED

灯、数码管和扬声器连接起来即可。

< p>
电路

由主体电路和扩展电路两部分组成，主体电路主要由

< br>74LS175

，

即

4D

触发器来构成抢答锁存器，由主持人来控制

74LS175

< p>
的清

零端。当清零端为高电平“

1

”时，选手开始抢答，最先按键的选

手相应的

LED< /p>

发光二极管发光，并且扬声器发出声音，同时，由

3

个

Q

及门电路组成的锁存电路来控制其他选手再按键 时不再起

作用。

扩展电路主要包括秒 脉冲发生电路和定时电路，并且在设

计中加入了报警电路，以提示选手和观众。

经

Proteus

仿 真软件验证抢答器原理图无误，可实现设计所

要求功能。

关键词：

三人智力竞赛抢答器、

74LS175

、脉冲、锁存器

1

目录

1

设 计任务及要求

................................. .................................................. ...............

3

2

设定系统方案

......... .................................................. ...........................................

3

3

单元电 路设计、参数计算和器件选择

.......................... .....................................

4

3.1

抢答电路设计

................................. .................................................. .......

4

3.2

定时电路设计

......................... .................................................. ...............

6

3.3

报警电路设计

.................. .................................................. .......................

9

4

完整的电路图及电路的工作原理

.... .................................................. ...............

1

0

4.1

完整电路图

....................... .................................................. ....................

1

0

4.2

工作原理

........................ .................................................. ......................

1

0

5 < /p>

心得体会

......................... .................................................. .................................

1

1

参考文 献

...................................... .................................................. ........................

1

2

附录< /p>

........................................ .................................................. ..............................

1

3

2

三

人智力竞赛抢答器

1

设计任务及要求

（

1

）

设计一个供三人参赛的 抢答器，

能准确分辨、

记录第一个有效按下抢答

键者，稍后的其他人按下开关则无效。抢答器具有显示功能，即选手按动按

钮， 相应的

LED

发光二极管发光，同时扬声器发出声音。

（

2

）主持人没有 宣布抢答开始时，抢答不起作用。主持人宣布抢答开始时，

按“开始”键，抢答开始，同 时启动计时器计时；

（

3

< p>
）计时器计时采用倒计数的方式，以加强现场气氛，增加紧迫感。若预定

时 间内无人抢答，自动给出信号停止抢答，以免冷场。倒计数定时器的时间

可以随意预置；

电路具有回答问题时间控制功能，

要求回答时间小于等于

100

秒（显示为

99

到

0

）

，当达到限定时间时，发出声 响以示警告。

2

设定系统方案

电路大致可以由四个功 能模块组成：以

4D

触发器

74LS1 75

为中心构成

编码锁存系统电路部分，脉冲产生电路部分，倒 计时显示电路部分，报警电

路部分。在

4D

触发器构成的抢答锁存器中，由主持人来控制

74LS175

的清

零端。当清零端为高电平“

1

” 时，选手开始抢答，最先按键的选手相应的

LED

发光二极管发 光，并且扬声器发出声音，同时，

由三个非

Q

< br>及门电路组

成的锁存电路来控制其他选手再按键时不再起作用，这时抢答无效。< /p>

在脉冲产生电路部分中，用

555

定时器予以实现，通过调节电阻的阻值

最后得到符合要求的脉冲，因 为可以通过改变电阻电容微调频率，取代了用

分频器对高频信号进行分频，从而使电路简 单了。

在倒计时显示电路部分中，由计数器

< br>74LS192

，数码管显示器组成。利

用

74LS192

计数器作为倒计时的芯片，当主持人按下抢答按钮时，

74LS192

被置初始值，抢答时间开始倒计时，并通过

< p>
74LS48

编码器将即时时间进行

编码，并送到 数码管，显示此时的时间。假如在规定时间内无人抢答，即抢

答时间为

< br>0

时，则计数器停止倒计时，将锁存器锁存，禁止选手抢答，抢答

时间数码管显示为

0

，蜂鸣器鸣叫一秒；假如在规定时 间内有人抢答，则计

数器停止倒计时，将锁存器锁存，禁止选手抢答，抢答时间停止倒计 时，蜂

鸣器鸣叫

0.5

秒，与此同时，

回答时间开始倒计时，

并通过

74LS 48

编码器将

3

< br>即时时间进行编码，并送到数码管，显示此时的时间，若规定时间内选手没

有回答 完，则计数器停止倒计时，回答时间数码管显示为

0

，蜂鸣器鸣 叫一

秒。

在报警电路部分中，由

555

定时器和电阻电容接合成单稳态电路，产生

< br>所需要的脉冲，然后接入蜂鸣器构成。

3

单元电路设计、参数计算和器件选择

3.1

抢答电路设计

抢答电路的功能有两个：一是能分辨出选手按按钮的先后，并锁存优先

抢答者 的编号，

用

LED

发光二级管显示表示 ；

二是要使其他选手的按钮操作

无效。因此，选用

4D

触发器

74LS175

、四输入端与非门

74LS20

和六组反相

器

74LS04

以及

LED

灯显示电路完成上述功能。

74LS175

是常用的四上升沿

D

触发器集成电路，

里面含有

4

组

D

触发器，

可以用来构成寄存器，抢答器等功能部件。当清除端

MR

为低电平时，输出

端

Q

为低电平。在时钟

CP

上 升沿作用下，

Q

与数据端

D

< p>
相一致。当

CP

为

高电平 或低电平时，

D

对

Q

< br>没影响。

图

1 74LS175

的引脚图

表

1 74LS175

真值表

根据各芯片功能及抢答器的功能要求，抢答器电路如下所示

4

图

2

抢答器电路

工作原理：图

< p>
2

三个按钮为三位选手的抢答开关，单刀开关为主持人控

< br>制开关。

当主持人控制开关置于清零状态，

即闭合时，< /p>

清除端

MR

为低电平，

< br>输出端

Q

为低电平，于是

LED

灯灭，此时抢答电路不工作。当主持人控制

开关置于开始状态，

MR

为高电平，

74LS175

的

Q

经四输入与非门

(U3:A)

输

出接入到抢答按钮左边的公共端，按钮右边经反 相器接到

74LS175

的输入端

D< /p>

，

并且同时接到四输入与非门

（

U3

：

B)

，

再经两个反相器延时接到

74LS175

的时钟

CLK

端，抢答器处于等待工作状态。

若有选手（假设为

1

号选手）按动抢答开关（即按下按钮①瞬间）

，此时

7 4LS175

的输入端

D0

为高电平，

74LS175

的时钟

CLK

由低电平变为高电平，

在上升沿的作用下，输出端

Q0

与输入端

D0

一致，即为高电平 ，

1

号对应的

LED

< br>灯亮。同时，由于

Q0

为低电平，与非门（

U3

：

A

）输出为高电平， 将

按钮的公共端变为高电平，若此时按钮①还处于闭合状态，则与非门（

U3

：

B

）输出为低电平，使

CLK

变为低电平，此时

74LS17 5

处于禁止工作状态，

其他选手抢答按钮的输入信号不会被接受 。这就保证了抢答者优先性以及抢

答电路的准确性。答题结束后，主持人开关置于清零状 态，

LED

灯灭，一但

恢复初始状态， 以便进入下一轮抢答环节。

5

3.2

定时电路设计

设计要 求抢答器具有定时功能，且节目主持人根据抢答题的难易程度，

可设定一次抢答的时间（ 设为

10s

）和回答的时间（设为

60

秒）

。设计中选

用十进制同步加

/

减计数器

74LS192

< br>进行设计，

74LS192

是具有置数和清零功

能，其引脚图和逻辑图如图

4

所示，功能表如表

2

所示。

图

3 74LS192

引脚图和逻辑图

P0

、

P1

、

P2

、

P3

——置数并行数据输入；

Q0

、

Q1

、

Q2

、

Q3

——计数数据输出；

MR

————————清零端；

PL

————————置数端；

CP

U

—— —————加法计数

CP

输入；

CP

D

—— ————减法计数

CP

输入；

TC

U

———————进位输出端；

TC

D

———————借位输出端。

表

2 74LS192

功能表

6

根据设计要求，需要两片

74LS192

构成

100

< br>进制减计数器。由功能真值

表可知，只需将个位

74LS 192

的借位输出端

TC

D

< p>
与十位

74LS192

的

CP

D

即

可实现

100

进制减计数。值得注意的是，要使其实现减计数，

CP

U

端口必须

接高电平。本课程设计采用 四片

74LS192

，其中两片控制抢答时间，另外两

片控制回答时间。

计数器的时钟脉冲由秒脉冲 电路提供。秒脉冲电路由

555

构成的多谐振

< br>荡器构成，如图

5

所示。多谐振荡器无需外加输入信号就 能在接通电源自行

产生矩形波输出。

VCC

V

C

C

4

8

U12

Q

DC

3

7

R6

15k

R

矩形波输出

R7

68k

5

CV

< p>
2

G

N

D

TR

TH

6

1

555

C1

100n

C2

10u

GND

图

4

多谐振荡器

因为周期为一秒，所以频率是

1

赫兹。图中 电容的充放电时间分别是：

t

1

=R7

×

C2

×

ln2

≈< /p>

0.7

（

R7

×

C2

）

t

2

=(R6+R7)

×

C2

×

ln2

≈

< br>0.7(R6+R7)C2

所以< /p>

555

的

3

端输 出的频率为：

f=1/(t1+t2)

≈

1.43/[(2R6+R7)C2]

我们采用的电阻和电容值分别是：

R6=15K

Ω

，

R7=68K

Ω

，

C2=10uf,

满足上

式，即得到 的是秒脉冲。

由以上集成芯片设计的定时电路如 图

5

所示。

7