-
一:基本步骤与线宽
:
地线
>
电源线
>
重要
< br>的信号线
>....
(有关层的概念)
< br>
1000mils=25
。
4
毫
米
=2<
/p>
。
54
厘
米
p>
1
毫
米
=39
。
37mils
VIA
不要与
QFP
封装的主
IC
引脚离得太近,
不然会造成短路
地线层最好不要分割
多层板中的地层和电源层一般都是用整片的铜皮来作为线路
而用负片(
PLANE
)则只需在外层与内层的连接处生成一个花孔(
THERMAL PAD
p>
)即可,对于设
计和数据传递都非常有利。
——
信号层的电源和地都是连到过孔上
(两层是过孔,
四层是埋孔)
,
孔里加上网络如:
GND
。即可。
注意如果新增的图层使用
PLANE(
负片)
层的话,一定要给这个新层分配相应的网络(双击该层
名)
!<
/p>
这里分配的网络只能有一个(一般地层分配一个
GND
就可以了),如果想要在此层(如作
为电源层)中添加新网络,则要在后面
的操作中做内层分割才能达到,所以这里先分配一个连
接数量较多的网络即可。
内电层的分割
如果在设计中有不只一组电源,
那可以在电源层中使用内层分割来分配电源网络。
这里要用
到的
命令是:
PLACE-SPLIT
PLANE,
在出现的对话框中设定图层,并在
CONNECT
TO NET
处指定此次分割要分配
的网络,然后按照铺铜的方
法放置分割区域。放置完成后,在此分割区域中的有相应网络的孔
将会自动生成花孔焊盘
,即完成了电源层的电气连接。可以重复操作此步骤直到所有电源分配
完毕。
此处还需要注意一个问题:
< br>PROTEL
中有两种大铜皮的电气连接方式(不包括
P
LACE
FILL),
一种
为
POLYGON
PLANE,
即普通的覆铜,此命令只能应用于正片层,包括
T
OP/BOT/MIDLAYER
,另一种
为
< br>SPLIT PLANE,
即内电层分割,此命令只能应用于负片层即
INTERNAL PLANE
。应注意区分这两
个命令的使用范围。
修改分割铺铜的命令:
EDIT-MOVE-SPLIT
PLANE VERTICES
如果想应用混合电气层,即
既有走线又有电源地大铜面的方法,则必须使用
ADD
LAY
ER
来生成的
正片层来设计
四层的分割可以如下:
若主芯片是放在顶层,那么中间
1<
/p>
层就应该是做地层;若主芯片是放在底层,那么中间
2
层就是
做地层了。
<
/p>
信号层和内电层的本质区别在于:信号层(包括内部信号层
-la
yer
)画线的地方是铜!没画线的部
分是空的!而内电层(<
/p>
plane
)相反,画线的部分是空的,没画线的地方是铜
內層是不需要舖銅動作的,而是要用非電
氣寬線作為內層隔離線的,若內層再有不同的網絡那就得
再使用內層分割線進行分割開來
;
2
)內
層與中間層的主要區別是:內層是負片設計而中間層則是正片設計;
3
)內層上的磚孔盡量採用花孔設計
地尽量保持完整。可以在电源层上走线。
二
:
防止串
扰
(有关走线)
在设计高速高密度<
/p>
PCB
时,
串扰
(crosstalk interference)
确实是要特别注意的,
因为它对时序
(timing)
与信号完整性
p>
(signal integrity)
有很大的影响。以下提供几
个注意的地方:
1.
控制走线特性
阻抗的连续与匹配。信号线近距离平行走线所引入的交叉干扰若
无法避免平行分布可在平行信号线的反面布置大面积地来大幅度减少干
扰同一层内的平行走线几乎无法避免但是在相邻的两个层走线的方向务
必取为相互垂直
2.
走线间距的大小。一般常看到的间距为两倍线宽。可以透过仿真来知道走线间距对时序及信
号完整性的影响,找出可容忍的最小间距。不同芯片信号的结果可能不同。
3.
选择适当的端接方式。
4.
避免上下相邻两层的走线方向相同,甚至有走线正好上下重迭在一
起,因为这种串扰比同层
相邻走线的情形还大。
5.
利用盲埋孔
(blind/buried v
ia)
来增加走线面积。但是
PCB
板
的制作成本会增加。
-
-
-
-
-
-
-
-
-
上一篇:人教版初中物理八年级密度实验专题训练含答案
下一篇:外科医生奉达熙专业术语