-
竭诚为您提供优质文档
< br>/
双击可除
pcie,
协议
,
中文
篇一：
pcie
学习资料
whitepaper
了解
pciexpress
的基本工作原理
synop
sys
产品市场营销经理
scottknowlton
20xx
年
9
月
从并行转向串行
pciexpress
（或称
pcie
）
，是一
项高性能、高带宽，此
标准由互连外围设备专业组
（
pci-sig
）
制订，
用于替代
pci
、
pciextend
ed(pci-x)
等基于总线的通讯体系架构以及图形
加速端
口（
agp
）
。
转向
pcie
主要是为了实现显著增强系统吞吐量、扩容
性和灵活性
的目标，同时还要降低制造成本，而这些都是基
于总线的传统互连标准所达不到的。
pciexpress
标准在设计
时着眼于
未来，并且能够继续演进，从而为系统提供更大的
吞吐量。第一代
pcie
规定的吞吐量是每秒
2.5
千兆比特
（
gbps
）
，第二代规定的吞吐量是
5.0gbps
，而最近公布
pcie3.0
标准已经支持
8.0g
bps
的吞吐量。
在
pcie
标准继续
第
1
页
共
25
页
充分利用最新技术来提供不断加大的吞吐量的同时，采用分<
/p>
层协议也便于
pci
向
< br>pcie
的演进，并保持了与现有
pci
应
用的驱动程序软件兼容性。
虽然最初的目标是计算机扩展卡以
及图形卡，但
pcie
目前也广泛适用于涵盖更广的应用门类，
包括网络组建、通
信、存储、工业电子设备和消费类电子产品。
本白皮书的目的在于帮助读者进一
步了解
pciexpress
以及成功
pcie
成功应用。
pciexpress
基本工作原理
拓扑结构
本节介绍了
pcie
协议的基本工作原理以及当今系统中
实现和支持
pcie
协议所需要的各个组成
部分。本节的目标
在于提供
pcie
的
相关工作知识，并未涉及到
pcie
协议的具
< br>体复杂性。
pcie
的优势就在于降低了复杂度所带来的成本。
pcie
属于一种基于数据包的串行连接协议，它的复杂度估计在
pci
并行总线的
10
倍以上。
之所以有这样的复杂度，
部分是
由于对以千
兆级的速度进行并行至串行的数据转换的需要，
部分是由于向基于数据包实现方案的转移
。
pc
ie
保留了
pci
的基本载入
-
存储体系架构，包括支持
以前由
pci-x
标准加入的分割事务处理。
此外，
pcie
引入了
一系列低阶消息传递基元来管
理链路（例如链路级流量控
制）
，以仿真传统并行总线的边带信
号，并用于提供更高水
第
2
页
共
25
页
平的和功能性。此规格定义了许多既支持当今需要又支持未<
/p>
来扩展的，同时还保持了与
pci
软件驱
动程序的兼容性。
pciexpress
的先进包括：自主功率
管理；先进错误报告；通
过端对端循环冗余校验（
ecRc
）实现的端对端可靠性，支持
热插拔；以及服务质量（
qos
）流量分级。
而一个经简化的系统拓扑结构包括了
4
种功能类型：根
联合体、交换器、端点和桥接器，如图
1
所示。每条虚线均
代表着
< br>2
个
pcie
设备之间的一条连
接，这种连接被称为链
路。
cpu
gFxchipsetwithRootcomplexpcietopci
pci
bridge
switchendpoint
图
14
种<
/p>
pcie
功能类型
20xxsynopsys,inc.2
memory
endpoint
endpoint
根联合体用于初始化整个
pcie<
/p>
结构并配置每条链路。
根联合体通常用于将中央处理器（
cpu
）与其它
3
项功能之中的一个或多个相连接，包括
pcie
交换器、
第
3
页
共
25
页
pcie
端点和
pcie-
pci
桥接器。
pcie
交换器用于将数据向下游路
由给多个
pcie
端口，
以及从每个独
立端口将数据向上游路由至单一的
根联合体。
pcie
交换器也可以从一
个下游端口灵活地向
另一个下游端口路由数据（对等）
，不再局
限于传统
pci
系
统所要求的严格的树
形结构。
端点通常驻留在应用内，用于在系统中将应用连接到
pcie
网络。端点具有请求和完成
pcie
事务处理的
功能。此系统内的端点
数量通常多于其它任何类型的
pcie
组件。
< br>
桥接器用于将
pcie
与其它
pci
总
线标准
（如
pci/pci-x
）
相连接，适用于那些同时采用了这些体系架构
与
pci
e
的系统。
pcie
协议规格
pcie
规格内所定义的此协议遵循的是开源促进会
（
osi
）
模型。此协议分隔成
5
个基本层，如图
2
左侧所示。本节对
机
械层和物理层进行了综述；后续各节将针对链路层、事务
处理层和应用层进行说明。
xx
xxtransaction
transaction
linklinkxx
第
4
页
共
25
页
xx
pipe
physicalinterface
logical
(pipe)
electrical
pcslayer
xx
mechanical
electricalsub-block
Rx
tx
lane
图
2pcie
规格协议的各层
机械层用于定义机械环境，如接头
、插卡形状系数、卡
检验和热插拔要求等。
在图
2<
/p>
的右侧，我们将其余层进行了展开，以便更精确
地显示较低层是如
何映射到物理硬件实现层
的。
<
/p>
如图所示，物理层可以分割成
2
个子层：
电气层和逻辑
层。而有一些公司已经在电气层和逻辑层之间
定义和采用了一种接口，这种接口
称为
pciexpress
物
第
5
页
共
25
页
理接口（
pipe
< br>）
。
pipe
接口让设计方案能
够采用一种标准接
口和
/
或采购多种能
够配合运行的组件，甚至可以向多个供
货商进行采购。
物理层的电气子层用于实现各种模
拟元器件，包括收发
器、模拟缓冲器、串化器
/
解串器（
serdes
）
和
10<
/p>
位接口。
物理编码子层（
pcs
）用于每一个<
/p>
8
位数据字节与
10
位
代码之间的编码
/
解码。这种编
码功能不仅能对
有效字符进行校验，而且还限制了所发送的
0
和
1
数量
之间的差异度，从而在发送器与接收器
之间保持了一种直流
平衡度，进而显著增强了电磁兼容性（
em
c
）以及电气信号
性能。
物理层内的
pipe
接口的另一个方面包括了链路训练和
状况状态机（<
/p>
ltssm
）
、通道间去偏移（
lane-
to-lanede-skew
）
、特
殊序列检测和生成，等等。
3statemachinesforlinktrainingandstatussta
temachine(
ltssm)andlane0lanedeskew
8b/10bcode/deco
deelasticbufferRxdetectionanalogbuff
ers
seRdes
10-bitinterface
第
6
页
共
25
页
-
-
-
-
-
-
-
-
-
上一篇：SMT常见失效与分析--全面经典
下一篇：各类泵的英文翻译