-
2.1
CMOS
模拟集成电路基本单元
2.1.1
MOS
场效应管的基本结构
绝缘栅场效应管又叫作
MOS
场效应管，意为
金属
-
氧化物
-
半导体场效应管。图
2.1
为
MOS
场效应管的结构和电路符号。图中的
N
型硅衬底是杂质浓度低的
N
型硅薄片。
在它上面再制作两个相距很近的
P
区，
分别引为漏极和源极，
而由金属铝构成的栅极则
是通过二氧化硅
绝缘层与
N
型衬底及
P
型区隔离。
这也是绝缘栅
MOS
场效应管名称的
由来。
因为栅极与其它电极隔离，
所以栅极是利用感应电荷的多少来改变导电沟道去控
制漏源电流的。
MOS
场效应管的导电沟道由半导体表面场效应形成。
栅极加有负电压，
而
N
型衬底
加有正电压。由于铝栅极和
N
型衬底间电场的作用，使绝缘层下
面的
N
型
衬底表面的电子被排斥，而带
正电的空穴被吸引到表面上来。于是在
N
型衬底的表面
薄层形成空穴型号的
P
型层，
< br>称为反型层，
它把漏源两极的
P
区连接起来，
构成漏源间
的导电沟道。沟道的宽窄由电场强弱控
制。
MOS
场效应管的栅极与源极绝缘，基本不
存在栅极电流，输入电阻非常高。
[20,21]
图
2.1
MOS
场效应管的结构和电路符号
Fig.2.1 Structure and circuit symbol
that MOS Field-Effect Transistor
场效应管有<
/p>
P
型和
N
型之分
。这里的
P
型或
N
型，指的是导电沟道是
P
型还是
N
型，
即导电沟道中是空穴导电还是电子导电。
< br>因为场效应管中只有一种载流子参加导电，
所以又常称为
“
单极型晶体管
”
。
< br>P
型沟道和
N
型沟道的
MOS
场效应管又各分为
“
耗尽型
”
和
“
增强型
”
两种。耗尽型指栅极电压为零时，就存在导电沟道
，漏源中间有一定电流。
增强型
MOS
场效应管，则只有在栅极电压大于零的情况下，才存在导电沟道。
2.1.2 MOS
场效应管的模型化
MOS
管
的大信号
（直流）
特性可以用它的电流方程来描述。
以
N
沟道增强型
MOS<
/p>
1
管为例，特性曲线和电流方程如图
2.2
所示。
I
D
I
D
饱和区
电
阻
区
0
V
DS
截止区
0
V
T
2
V
T
V
GS
图
2.2
特性曲线和电流方程
Fig.2.2
Characteristic property
curve and electric current equation
如果栅
源偏置电压
V
GS
大于
MOS
管的阈值电压
V
T
，则在
P
型衬底的表面由于静电
感应会产生大量的电子，形成导电沟道。当漏区相对于源区加一正电压
V<
/p>
DS
时，在器件
内部的沟道中就会产生电
流
I
D
。
<
/p>
MOS
管的工作状态可分为三个区，即电阻区（线性区）
、饱和区和截止区。
（
1
）截止区：
< br>V
GS
<
br>。此时不能产生导电沟道，漏极电流
（
<
br> 是沟道长度， <
br>GS <
br>V
T
I
D
＝
0
。
2
）电阻区：
V
GS
>V
T
且
V
DS
GS
－
V
T
。
I
D
?
K
'
W
2
[
2
(
V
GS<
/p>
?
V
T
)
V
DS
?
V
DS
]
(2.1)
2
L
其中，
W
是沟道宽度，
L
V
T
阈值电压，
K
'
?
?
C
0
称为跨导参数，
?
是
载流子的沟道迁移率，
C
0
是单位电容的栅电容。
（
3
）饱和区：
V
>V
T
且
DS
>V
GS
－
V
T
。临界饱和条件为
V
DS
=V
GS<
/p>
-V
T
，临界饱和
时的漏极电流为：
I
D
?
K
'
W
(
V
GS
?
V
T
)
2
(2.2)
2
L
在饱和区，
V
DS
增大时，
I
< br>D
几乎不变，所以上式也是饱和区的漏极电流一般公式。
当考虑到沟道长度调变效应之后，饱和区的
MOS
管漏极电流为：
I
D
?
K
'
W
(
V
GS
?
V
T
)
2
(1
?
?
V
< br>DS
)
(2.3)
2
L
2
<
/p>
其中，
λ
为沟道长度调制系数，对于长度
为
L
的
MOS
管，其大信号特性可近似认
为
λ
是常数
，并只取决于生产工艺，而与
I
D
无关
。
[22,23]
MOS
场效应管的小信号模型
输入信号的幅度与电源电压相比较一般很小，
它在直流偏置工作点附近
变化时，
可
以近似认为器件工作在线性区间。
< br>大信号特性可以确定器件的直流工作点，
小信号特性
可以
用来设计器件和电路的性能。
MOS
管的小信号模型可以直接由直流模型得出。在大多数应用中，
MOS
管被偏置
在饱和区工作，考虑到栅源、栅漏及漏源之间的寄生电容，
MOS
管的饱和区小信号模
型如图
2.3
所示。
g
m
?
?
I
D
(2.4)
?
V
GS
式中，
< br>
g
m
为跨导，表征输入电压对
输出电流的控制能力。
对于在饱和区工作的模型参数，应用式
2.2
和
2.4
得：
g
m
?
2
K
'
W
I
D
(2.5)
L
其中，
I
D
是漏极的直流电流。
C
GD
G
C
GS
D
g
m
v
gs
C
DS
r
ds
S
图
2.3
小信号模型
Fig.2.3
S
mall signal model
当电路在低频工作时可以不考虑这些寄生电容的影响，
此时的小信号等效电路如图<
/p>
2.4
所示。
G
D
v
gs
g
v
gs
m
3
图
2.
4
不考虑电容影响的小信号等效电路
Fig.2.4 Small signal equivalent circuit
that do’t consider capacitance affects
2.1.3
CMOS
电流镜
电流镜是模拟集成电路中普遍存在的一种标准部件，
在传统的电压模
式运算放大器
设计中，电流镜用来产生偏置电流和作为有源负载。
基本
CMOS
< br>电流镜
VDD
IR
IO
M1
M2
M1
M2
VSS
IR
IO
(
a)
基本
NMOS
电流镜
（
b
）基本
PMOS
电流镜
图
2.5
基本
CMOS
电流镜
< br>
Fig.2.5
Fundamental CMOS electric current
mirror
基本
CMOS
电流镜如
图
2.5
所示，其中图
(a)
为
NMOS
电流镜，图
(b)
为
PMOS
电流
镜。在图
(a)
中，
M
1
的栅源短接，
V
D
SI
>V
GS
-
< br>V
TI
，所以
M
l
总工作于饱和区。只要
V
D
S2
>V
DS1
-V
< br>T2
，
M
2
也工作于饱和区，漏极的交流输出电阻很高，这是图
(a)
作为电流镜
的必要条件。在这个条件下，由式
2.3
，有：
I
O
?
K
2
'
W
2
(
V
GS
2
?
V
T
2
)
2
(
1
?
?
2
V
DS
2
)
(2.6)
2
L
2
I
R
?
K
1
'<
/p>
W
1
(
V
GS
1
?
V
T
1
)
2
(
1
?
?
< br>1
V
DS
1
)
(2.7)
2
L
1
如果
Ml
与
M2
完全匹配
，有
K
1
'
'
?
K
2
'
，
V
T1
=V
T2
，
，
λ
1
＝
λ
2
=λ
，则：
I
O
W
2
L
1
(1
?
?
V
DS
2
< br>)
(2.8)
?
I
R
W
1
L
2
(1
?
?
V
DS
1<
/p>
)
对于基本
CMOS
电流镜，
由于沟道长度调制效应的影响，
当
MOS
管的漏源电压不
等时，会引起电流镜电流跟随误
差。但由于
λ
很小，所以误差也很小。
CMOS
级联电流镜
4
IR
I
O
VDD
M3
M4
M1
M2
M1
M2
M3
M4
IR
VSS
IO
图
2.6
CMOS
级联电流镜
(a)NMOS
级联电流镜
(b)PMOS
级联电流镜
Fig.2.6
CMOS level unites the voltaic mirror
图
2.6
为级联电流镜电路图。
图中
M
1
与
M
3
级联，
M
2
与
M
4
< br>级联。
图
2.6
(a)
为
NMOS
级联电流镜，图
2.6
(b)
为
PMOS
级联电流镜。
在图
2
.6
中，有
I
O
=I
D2
，
I
R
=I
D1
，
V
GS1
=V
GS2
，由式
2.3
得：
I
O
K
2
'
W
2
L
1
(
1
?
?
2
V
DS
2
)
(2.9)
?
I
R
K
1
'
W
1
L
2
(<
/p>
1
?
?
1
V
DS
1
)
因为
M
1
与
M
3
级联，
I
D1
=I
D3
，又
V
DS1
=V
GS1
，
V
DS3
=
V
GS3
，那么当
M1
与
M3
的工艺
参数相同时，由
饱和区漏极电流表达式可知：
V
GS1
＝
V
GS3
。
M2
与<
/p>
M4
级联，有
I
D2
=I
D4
，由饱和区漏极电流表达
式可知
:V
GS2
＝
< br>V
GS4
。
< br>对于
V
DS1
、
V
DS2
，有
V
DS1
＝
V
GS1
，
V
DS2
＝
V
GS3
－
V
GS4
＋
V
GS1
，又
V
GS1<
/p>
＝
V
GS2
，可
得
:V
DS1
＝
V
DS2
。
如果
M<
/p>
1
、
M
2
的工艺参数相等，那么可得：
I
O
W
2
L
1
(2.10)
?
I
< br>R
W
1
L
2
当
W
2
W
1
时，有：
?
L
2
L
1<
/p>
I
O
?
I
R
(2.11)
由于级联电流镜的漏源电压基本相等，其电流跟
随特性较好，跟随精度较高。
2.1.4
基本源耦差分对电路的跨导分析
5
源耦合差分放大器在模拟集成电路中有着广泛的应用，
如集成运放的输入级均采用
差分放大器的电路结构
[24]
。
这是因为差分放大器只对差分信号进行放大，<
/p>
而对共模信号
可进行抑制，有很强的抗干扰能力，并具有漂移小、
级与级间很容易直接耦合等优点。
如图
2.7
所示为一个基本的
MOS
源耦
合差分对管电路。图中的
M1
、
M2<
/p>
是完全对
称的，其工作电流
(IDI
、
ID2)
由电流源
Iss
提供。输出电流
ID1
、
ID2
的大小依赖于输入
电压的差值
(Vi1-Vi2)
，
但
ID1
和
ID2
之和恒等于电流源
Iss
，
在
M
1
和
M2
的漏极分别接
上电阻负载或
MOS
管有源负载，即构成差分放大器，
由电流输出转换成电压输出，实
现电压放大。
ID2
ID1
M1
Vi1
M2
Vi2
ISS
V-
图
2.7
基本源耦合差分放大器电路
Fig.2.7 Fundamental source coupling
differences amplifiers circuit
MOS
管
M1
和
M2
满足理想对称条件，其体效应和沟道长度调制效应均可忽略，
并且始终工作在饱和区，则根据
MOS
管在饱和区
的电流方程式有
:
I
D
1
?
K
?
< br>(
V
G
S
1
?
V
T
)
2
(2.12)
I
< br>D
2
?
K
?
(
V
G
S
2
?
V
T
)
2
(2.13)
式中，
K
?
K
'
W
< br>
2
L
差模输入电压为：
V
id
?
V
GS
1
?
V
GS
2
?
I
D
1
I
?
< br>D
2
(2.14)
K
K
< br>又：
I
D
1
?
I
D
2
?
I
SS
(2.15)
则联立可得：
6
I<
/p>
D
1
?
V
1
I
SS
?
id
2
2
V
1
I
SS
?
id
2
2
2
KI
SS
1
?
K
2
V
id
< br>
(2.16)
2
I
< br>SS
K
2
V
id
(2.17)
2
I
< br>SS
I
D
2
?
2
KI
SS
1
?
从而得到源耦合差分对的输出电流为：
I
O
?
I
D
1
?
I
D
2
?
2<
/p>
K
?
I
SS
?
V
id
?
1
?
2
K
2
V
id
(2.18)
2
< br>I
SS
跨导：
g
m
?
?
I
O
?
?
V
id
K
?
V
id
2
K
?
< br>I
SS
(
1
?
)
I
SS
1
?
K
?
V
id
2
I
SS
2
(2.19)
上式表明，
CMOS<
/p>
源耦差分放大器的跨导与
Iss
的平方根
成正比，同时也与
K
的平
方根成正比，
可通过调节偏置电流或差分对管沟道宽长比
W/L
来调节跨导的
数值。
2.2 MOS-
OTA
基本电路模型及工作原理
<
/p>
跨导运算放大器，
简称
OTA
（
Operational Transconductance Amp
lifier
）
，
是一种电压
输入、电流输出的电子放大器，可分为双极型和
MOS
< br>型两种，它们的功能在本质上是
相同的，都是线性电压控制电流源。但是，由于集
成工艺和电路设计的不同，产生它们
在性能上的一些不同，
相对
双极型跨导运算放大器而言，
CMOS
跨导运算放大器的增益<
/p>
值较低，
增益可调范围较小，
但它的输入
阻抗高、
功耗低，
易与其他电路结合实现
CMOS
集成系统。
2.2.1
OTA
的基本概念
OTA
的电路符号如图
2.8
所示。
“
-
”
号代表反相输入端，
“+”
号代表同相输入端。
I
O
是输出电流，
I
abc
是用于调节
OTA
跨导的外部控制电流。<
/p>
V
p
+
OTA
-
I
o
V
n
I
abc
7
图
2.8
OTA
的电路符号
Fig.2.8 The OTA circuit
symbol
理想
OTA
的传输特性是：
I
O<
/p>
?
g
m
V
id
?
g
m
(
V
p
?
V
n
)
(2.20)
其中，
V
id
是差模电压，
V
p
、
V
n
分别是同相端与反相端电压。
g
m
是跨导，它是外部
控制电流
I
abc
的函数。理想
OTA
的输入和
输出阻抗都是无穷大。
2.2.2 CMOS-
OTA
基本电路模型及工作原理
CM
OS
跨导运算放大器作为一种通用电路单元，在模拟信号处理领域得到广泛应
用。
CMOS
电路的输入阻抗高，
级间连接容易，
又特别适用于大规模集成，
因而
CMOS
OTA
在集成电路，特别是在集成
系统中的位置远比双极型
OTA
重要。
CMOS OTA
的结构框图如图
2.
9
所示
[24]
：
P
电流镜
M1
I
1
V
I
-
V
I
+
I
1
I
2
I
2
I
O
P
电流镜
M2
跨导输入级
N
电流镜
M4
I
B
I
1
N
电流镜
M3
图
2.9
CMOS
跨导运放结构框图
Fig.2.9
Structure diagram of CMOS OTA
由图
2.9
可知，
CMOS OT
A
的结构由差动式跨导输入级和
M1~M4
四个电流镜组成。
差动式输入级将输入电压信号变换为电流信号，完成跨导型增益作
用；电流镜
M1~M3
将双端输出的电流变换为单端输出电流；
电流镜
M4
将外加偏置电流
I
B
传输到输入级作
尾电
流，并控制放大器的增益值。在上述四个电流镜中，
M1
、
M2
为
P
沟道，<
/p>
M3
、
M4
为<
/p>
N
沟道。
输出
电流
I
O
由下列方程式给出：
I
O
?
m
2
I
2
?
m
1
m
3
I
< br>1
(2.21)
8
式中，
m
1
、
m
2
、
m
3
分别为三个电流镜
M1
、
M2
、
M3
的电流传
输比，如果取
m
1
m
< br>3
?
m
2
?
m
，则输出电流
I
O
为：
I
O
?
m
(
I
2
?
I
1
)
(2.22)
< br>若差动式跨导输入级的增益用
g
m
表示，则跨导运算放大器的输出电流与输入电压
关系式为：
I
O
?
mg
m
(
V
I
?
?
V
I
?
)
?
G
m
(
V
I
?
?
V
I
?
)
(2.23)
G
m
?
mg
m
(2.24)
式中，
G
m
是跨导运算放大器增益。
在
CMOS
跨导运算放大器的电路结构中，差动式跨导输入级
是结构的核心部分，
也是传输特性非线性误差的主要来源，
对跨
导运放的性能改善，
主要是改善跨导输入级
的线性范围和线性程
度。
如果跨导运算放大器的增益不是由电流控制，
而是由电压控
制，
即可删去图
2.9
中的电流镜
M4
，并在相应位置加入电压控制信号。
由图
2.9
结构图看出，
CMOS
跨导运算放大器包含的基本电路是差动式跨导输入级
和电流镜。在跨导输入级中，有基本型源耦差分电路和各种改进型电路，
在电流
镜电路
中，主要有基本电流镜、威尔逊电流镜和共源
-
共栅电流镜。
2.3
CMOS
< br>跨导运算放大器
Spice
建模及其测试
2.3.1
Spice
概述
< br>Spice
是由美国加利福尼亚大学伯克利分校在
197
2
年完成的通用电路分析程序。
Spice
是这个程序（
Simulation
Program
with
Integrated Circuit Emph
asis
）的缩写。由于
Spice
采
用完全开放的政策以及它的强大的功能，自问世以来，在全世界的电工、电子
工程界得到
了广泛的应用，围绕它的改进工作一直不断的进行，版本不断更新，
其中以
1981
年的
Spice
2G
版本最为流行，并于
1988
年被
定为美国国家工业标准。
1984
年，
美国
Microsim
公司推出的基于
Spice
程序的个人计算机（
PC
机
）版本
PSpice
（
Persona
l-Spice
）
，
使
Spice
的版本不仅可以在大型计算机上运行，
而且
也可以在
PC
机
上运行了。此后各种版
本的
PSpice
不断问世。
PSpice
是电子电路计算机辅助分析设计中的电子电路模拟软件。
它主要用在所设计
9
的电路硬件实现之前，先对电路进行模拟分析，就如同对所设计的电路进行搭试，
然后
用各种仪器来进行调整和测试一样，
这些工作完全由计
算机来完成。
用户根据要求来设
置不同的参数，计算机就像扫频
仪一样，分析电路的频率响应，能像示波器一样，测试
电路的瞬态响应，还可以对电路进
行交直流分析、噪声分析、
Monte
Carlo
统计分析、
最坏情况分析等，使用户的设计达到最优。用计算机仿真有如下
优点：
（
1
）为电路设计
人员节省了大量的时间；
（
2
）
节省了各种仪器设备；
（
3
）
生产产品一致性好、
可靠性高；
（
4
）产品的更新率高、新产品投放市场快等
[25,26]
。
2.3.2
基本
CMOS
跨导运算放大器电路
基本
CMOS OTA
的电路图如图<
/p>
2.10
所示。
VDD
M6
M5
M9
M10
VIN
M1
M2
VIP
IO
Iabc
M3
M7
M4
M8
VSS
图
2.10
CMOS
跨导运算放大器电路图
CMOS OTA circuit
diagram
差分对管
M1
、
M2
和电流镜<
/p>
M3
、
M4
组成
跨导输入级，其输入是电压，输出是电
流，跨导由外控电流
Ia
bc
控制。
M9
和
M10
组成电流镜，把
M2
的电流
镜像地映射到
输出端。
M5~M8
组成
两个电流镜，把
M1
的电流镜像地映射到输出端。输出电流等于
M1
和
M2
的
漏极电流之差。
2.3.3
Spice
建模与测试
利用
Spice
软件对图
2.10
所示
COMS OTA
的跨导
特性进行仿真分析，
取
VDD=12V
，
10
VSS=-12V
，
RL=10K
。
具体仿真网单文件如下：
COMS_OTA_1
VIP 1 0 20M
VIN 2 0 -20M
VDD 4 0 12
VSS 5 0 -12
Iabc 0 9
RL 10 0 10K
M1 7 2 3 3 MOD1 W=6U L=24U
M2 6 1 3 3 MOD1 W=6U L=24U
.MODEL MOD1 NMOS LEVEL=2
M3
9 9 5 5 MOD2 W=28U L=10U
M4 3 9 5 5
MOD2 W=28U L=10U
.MODEL MOD2 NMOS
LEVEL=2
M5 7 7 4 4 MOD3 W=320U L=6U
M6 8 7 4 4 MOD3 W=320U L=6U
.MODEL MOD3 PMOS LEVEL=2
M7
8 8 5 5 MOD4 W=20U L=10U
M8 10 8 5 5
MOD4 W=20U L=10U
.MODEL MOD4 NMOS
LEVEL=2
M9 6 6 4 4 MOD5 W=68U L=6U
M10 10 6 4 4 MOD5 W=68U L=6U
.MODEL MOD5 PMOS LEVEL=2
.OP
.DC Iabc 100U 300U 1U
.PROBE
.END
当增益控制电流
Iabc<
/p>
的变化范围为
100uA
到
300uA
时，
仿真结果如图
2.11(a)
所示。
在此区间段内，跨导曲线线性度较差。
11
减
小增益控制电流
Iabc
变化的范围，
截取
Iabc
的变化范围为从
150u
A
到
250uA
区
间时，进行仿真。所得仿真结果如图
2.11(b)
所示。
此区间段跨导曲线呈线性。
(a)
(b)
图
2.11
跨导曲线
Transconductance curve
取输入电压
幅值分别为
6V
、
4V
、
2V
、
1V
，进行多组跨导曲线的仿真。
仿真结果如图
2.12
所示。经观察，当电压幅值为
6V
时，跨导的线性度最高。当电
压幅值取值为
4V
、
2V
、
1V
时，所对应的跨导特性曲线线性度逐渐变差。
12
图
2.12
多组跨导曲线
Multiunit transconductance curve
观察输入电压与输出电流之间的关
系，
取外部控制电流
Iabc
分别为<
/p>
10uA
、
20uA
、
50uA
时，所得直流传输特性曲线如下图
2.13
所示，截取输入电压为
-1V~1V
范围进行
观察，对于不同的外部控制电流，跨导均呈线性。并且控制电
流
Iabc
越大，跨导越大。
图
2.13
直流传输特性曲线
Direct-current transfers characteristic
property curve
取
RL=10K
，
Iabc=200U
，
VIP= SIN(0 {AMP} 5K 0 0 180
)
，
VIN=SIN(0 {AMP} 5K )
，
输入电压幅值动态变化，设置变化范围为
1.5V
到
4.5V
，步长为
< br>1.5V
，进行输出电压瞬
态分析。
仿真结果如图
2.14
所示。经
观察，输入电压幅值为
1.5V
、
3V
、
4.5V
时，输出电压
波形均无明显失真。
13
-
-
-
-
-
-
-
-
-
上一篇：太阳能光伏系统术语中英参照
下一篇：词汇学第一、二章课后习题及答案