-
1
设计目的
利用数字
电路的理论和知识进行设计，设计一个电子锁，密码为
8
位二进
制
代码，当开锁输入码与密码一致时，锁被打开，当开锁输入码与密码不一致时，
则报警。
1.1
设计内容及要求
1.1.1
设计指标
·设计一个电子锁，其密码为
8
位二进制代码，开锁指
令为串行输入码。
·开锁输入码与密码一致时，锁被打开。
·当开锁输入码与密码不一致时，则报警。报警时间持续
15
秒，停
3
秒后
再出现。
·报警器可以兼作门铃使用
，门铃时间为
10
秒。
·设置一个系统复位开关，所有的时间数据用数码管显示出来。
1.1.2
原理框图
原始
密码
比
较
模
串行输
入模块
块
计时
模块
扫描
电路
数码管
图
1
原理框图
声响
模块
扬声器
- 1 -
2
系统具体设计及参数计算
2.1
设计思路
1
、数据比较模块。数据比较模块是电子锁的核心部分。由于是八位数据比
较，所以采用两片
7485
（四位数字比较器）
级联方式。用高
4
位的芯片的输出
端（
YA=YB,YA
）控制门铃和报警电路。
2
、原始密码输入模块。由八个波段
开关构成，表示每一位的数据，分别接
到高位
7485
和低位
7485
上。另一端接
< br>5V
电源，当按键接通时表示“
1
”
，当案
件未接通时，表示“
0
”
。
3
、串行密码输入模块。采用两片
74194
（四
位双向通用移位寄存器）级联成
八位数据输入模块，
分别接到数
据比较模块的高四位和低四位。
具体输入电路见
下文分析。
4
、
时钟模块。
计时模块用来产生标准的秒脉冲给电路提供时序。
可采用
555
定时器构成多谐振荡器，也可以使用
8
051
单片机定时器产生标准方波。在电路
仿真时采用软件自带
的电压信号产生器。
5
、计时模块。
采用两片
74290
（二
五分频十进制计数器）级联方式构成十
进制、可显示
0-99
计时模块。芯片输出
BCD
码
，由
7448
（
BCD-7
段译码器
内
部上拉输出驱
动）驱动两个数码管（共阴极）
。
6
、显示模块。时间显示采用两个
7
段共
阴极数码管。
7
、门铃模块。采用单
稳态触发器。可以用
555
定时器构成，也可以用集成
芯片构成。我采用集成芯片
74123
（单稳态
多谐振荡器）
。
8
< br>、报警模块。采用多谐振荡器，周期
18
秒，占空比
63%
。由
555
定时器构
成。
9
、声响模块。采用直流驱动蜂鸣器。由门铃模块和报警模块驱动。
10
、复位开关。若各模块的芯片有清零端
使能端，则接到一起，设计一个复
位开关控制。若没有，则将其接地端串联
到一个复位开关。
11
、按键去抖。
采用美信公司的
MAX6818
开关去抖器。
< br>
2.2
各模块详细设计
2.2.1
数据比较和原始密码输入模块
器件选择
采用两片
< br>7485
（四位数字比较器）级联方式。用高
4
位的芯片的输出
（
YA=YB,YA
）控制门铃和报警电路。其引脚图和功能表如图
2
和
表
1
所示。
- 2 -
图
2
7485
引脚图
表
1
7485
功能表
- 3 -
电路设计
图
3
数据比较模和原始密码输入模块电路图
如图
3
所示
两片
7485
级联成八位数据比较模块，左边为低四位，右边为
高
四位。
P
口由
5V VCC
经编码开关接入，设定原始密码。
Q
口由串行数据输入模
块接入。高位芯片
5
、
6
、
7
引脚输出电平表示开锁密码是否正确。若正确，则
6
脚为高，另两脚为低。若不正确，则
5
脚或
7
脚为高，六脚为低。
5
、
7
脚通过
或门电路（
7432
）接报警模块。
6
脚接门铃模
块。
2.2.2
串行输入模块
器件选择
采用两片
< br>74194
（四位双向通用移位寄存器）级联成八位数据输入模块。其
引脚图和功能表如图
4
和表
2
所示
______
C
R
0
1
1
1
1
S1
×
0
0
1
1
S0
×
0
1
0
1
cp
×
×
↑
↑
↑
功能
清零
保持
右移
左移
并行输入
图
4
74194
引脚图表
2
74194
功能表
- 4 -
电路设计
图
5
串行输入模块电路图
如图
5
所示，两片
7449
构成八位串行输入并行输出模块，左侧为低位，右
侧为高位。采
用功能表第三行（右移）模式。输入密码时，按下
[START]
按键，
使模块由清零进入工作状态。
单刀双掷开关决定模块输
入
“
1
”
或<
/p>
“
0
”
。
按下
[PUT
IN]
轻触开关时，两芯片获得同步脉冲，此时所有数据向高位移动一位。低位的
输出端
QD
连接高位的输入端
SR
，完成由低位向高位的数据传送。两芯片的输
出端分别接到数据比较模块的低位
和高位。
【注】
< br>由于实际应用中开关存在抖动现象，
这里仅做原理阐述，
并没有加入去抖
电路，加入去抖电路后的电路见总电路图。
2.2.3
时钟模块
电路设计
图
6
时钟模块电路图
- 5 -
如图
6
所示
，由
555
定时器构成多谐振荡器，
O
UT
为输出端，为计时模块
产生秒脉冲。该电路产生周期为
1Hz
，占空比为
53%
< br>的波形。
计算公式为：
高电平持续时间
T
1
=0.7(R
1
+R
2
)C
1
。
低电平持续时间
T
2
=0.7R
2
C
1
。
2.2.4
计时模块
器件选择
采用两片
< br>74290
（
二
五分频十进制计数器）
级联方式构成十进制、
可显示<
/p>
0-99
计时模块。芯片输出
BCD
码，由
7448
（
BCD-7
段译码器
内部上拉输出驱动
）
驱动两个数码管
（共阴极）
。
74290
引脚图如图
7
所示，
7448
引脚图如图
8
所示，
74290
功能表如表
3
所示。
图
7
74290
引脚图图
8
7448
引脚图
表
3
74290
功能表
- 6
-
电路设计
2.2.5
门铃模块
图
9
计时模块电路图
< br>当输入密码一致时，系统开锁，并触发门铃模块。门铃模块采用由
555
电路
构成的单稳态触发器。
稳态时间计算公式：
T=RC
如图
9
所示，该电路为十进制、
0~99
显示电路。左侧为十位，右侧为个位。
7
4290 A
端为脉冲输入，低位的
QD
接到高位的
A
，完成十进制进位。输出
BCD
码进入
7448
数码管译码器
。
7448
为内部上拉高效译码输出，用来驱动共阴极数
码管。使用时需要串联保护电阻，经
Multisim
软件仿真，阻值大约
280
Ω
。数码
管
K
端接地。
< br>
- 7 -
电路设计
图
10
门铃模块电路图
< br>如图所示，
由
555
定时器构成
单稳态触发器。
OUT
为输出端，
驱
动门铃
（蜂
鸣器）
。
< br>
暂稳态持续时间约为
10
秒。随后电路回到稳定状态。
由于<
/p>
555
定时器的性质，触发端
TRIG<
/p>
是下降沿触发，而不是低电平触发。
若
T
RIG
端低电平持续时间大于暂稳态时间，则系统进入到不稳定状态。所以在
触发端
TRIG
之前加入
RC
电路和反相器。整个系统由高电平驱动，当触发电平
由低变
高时，
TRIG
端收到一个下降沿，
随
后电容充电完毕，
TRIG
回到高电平，
整个过程持续时间小于暂稳态持续时间。
2.2.6
报警模块
图
11
报警模块电路图
- 8 -
-
-
-
-
-
-
-
-
-
上一篇：疫情防控期间在外就餐守则 英语
下一篇：US100超声波测距模块