关键词不能为空

当前您在: 主页 > 英语 >

芯片测试的几个术语及解释

作者:高考题库网
来源:https://www.bjmy2z.cn/gaokao
2021-02-07 18:33
tags:

-

2021年2月7日发(作者:第九)


CP



FT



WAT


CP


是把坏的


Die


挑出来,可以减少封装和测试的成本。可以更直接的知道


Wafer


的良率。


FT


是把坏的< /p>


chip


挑出来;检验封装的良率。


< /p>


现在对于一般的


wafer


工艺,很多公 司多把


CP


给省了;减少成本。



CP


对整片


Wafer

的每个


Die


来测试


< p>


FT


则对封装好的


Ch ip


来测试。



CP



Pass


才会去封装。然后


FT


,确保封装后也


Pass




WAT



Wafer Acceptance Test


,对专门的测试图形(


test key


)的测试,通过电参数来监控各


步工艺是否正常和稳定;


CP



wafer level



chip probing



是整个


wafer


工艺,


包括


backgrinding



backmetal



if need




对一些基本器件参数的测试,

< br>如


vt



阈值电压)

< p>


Rdson


(导通电阻)



BVdss



源漏击穿电压)



Igss


(栅源漏电流)



Idss


(漏源漏电流)等,一般测试机台的电压和 功率不会很高;



FT



packaged chip level



Final Test


,主要是对于这个



CP p assed



IC


< br>Device


芯片应用方


面的测试,有些甚至是待机测试 ;



Pass FP


还不够,还需要做


process qual



product qual


CP


测试对


Memory


来说还有一个非常 重要的作用,那就是通过


MRA


计算出


chip


level



Repair address


,通过


Laser Repair



CP


测试中的


Repai rable die


修补回来,这样保证了


yield



reliability


两方面的提升。< /p>



CP


是对


wa fer


进行测试,检查


fab


厂制造的 工艺水平



FT


是对

< br>package


进行测试,检查封装厂制造的工艺水平



对于测试项来说,


有些测试项在


CP< /p>


时会进行测试,



FT

< br>时就不用再次进行测试了,


节省了


FT

< br>测试时间;但是有些测试项必须在


FT


时才进行测试(不 同的设计公司会有不同的要求)



一般来说,

< br>CP


测试的项目比较多,比较全;


FT

< br>测的项目比较少,但都是关键项目,条件严


格。但也有很多公司只做


FT


不做


CP


(如果


FT


和封装


yield


高的话,


CP


就失去意义了)




在测试方面,


CP


比较难的是探针卡的制作,并行测试的干扰问题。


FT


相对来 说简单一点。


还有一点,


memory


测试的


CP


会更难,因为要做


redu ndancy analysis


,写程序很麻烦。




CP


在整个制程中算是半成品测试, 目的有


2


个,


1


个是监控前道工艺良率,另一个是降低


后道成本(避免封装过多的坏芯片)

< p>
,其能够测试的项比


FT


要少些。最简单的一个例 子,碰


到大电流测试项


CP


肯定是不测 的(探针容许的电流有限)


,这项只能在封装后的


FT


测。不


过许多项


CP


测 试后


FT


的时候就可以免掉不测了


(可 以提高效率)



所以有时会觉得


FT< /p>


的测


试项比


CP


少很多。



应该说


WAT


的测试项和


CP/FT


是不同的。

< br>CP


不是制造(


FAB


)测的!




CP


的项 目是从属于


FT


的(也就是说


CP


测的只会比


FT


少)


,项目完全一样的;不同的是


卡的


SPEC

< br>而已;


因为封装都会导致参数漂移,


所以


CP


测试


SPEC


收的要比< /p>


FT


更紧以确保最


终成品


FT


良率。


还有相当多的


DH



wafer


做成几个系列通用的


die




CP< /p>


是通过


trimming


来定向确定做成 其系列中的某一款,


这是解决相似电路节省光刻版的最佳方案;


所以除非你


公司的


wafer


封装成< /p>


device


是唯一的,且


WAT


良率在


99%


左右,才会盲封的。

< p>


据我所知盲封的


DH


很 少很少,风险实在太大,不容易受控。



WAT



wafer level


的管芯或结构测试



CP



wafer level


的电路测试含功能


-


-


-


-


-


-


-


-



本文更新与2021-02-07 18:33,由作者提供,不代表本网站立场,转载请注明出处:https://www.bjmy2z.cn/gaokao/609720.html

芯片测试的几个术语及解释的相关文章