Altium Designer 10 PCB简要设计及其例程

Altium Designer 10 PCB

简要设计及其例程

1

、

PCB

简要设计

关于对原理图或者说是对整 个项目的编译，

这一步是为生成网络表，

做准备工作，

在

project

，

project options

中打开下图

4.1 DRC

规则

对于电气规则方面，我在网上搜索了些注解，以供参考

:

Violations Associated with Buses

有关总线电气错误的各类型（共

12

项）

bus indices out of range

总线分支索引超出范围

Bus range syntax errors

总线范围的语法错误

Illegal bus range values

非法的总线范围值

Illegal bus definitions

定义的总线非法

Mismatched bus label ordering

总线分支网络标号错误排序

Mismatched bus/wire object on wire/bus

总线

/

导线错误的连接导线

/

总线

Mismatched bus widths

总线宽度错误

Mismatched bus section index ordering

总线范围值表达错误

Mismatched electrical types on bus

总线上错误的电气类型

Mismatched generics on bus (first index)

总线范围值的首位错误

Mismatched generics on bus (second index)

总线范围值末位错误

D

：

violations associated with nets

有关网络电气错误（共

19

项）

adding hidden net to sheet

原理图中出现隐藏网络

adding items from hidden net to net

在隐藏网络中添加对象到已有网络中

auto-assigned ports to device pins

自动分配端口到设备引脚

duplicate nets

原理图中出现重名的网络

floating net labels

原理图中有悬空的网络标签

global power-objects scope changes

全局的电源符号错误

net parameters with no name

网络属性中缺少名称

net parameters with no value

网络属性中缺少赋值

nets containing floating input pins

网络包括悬空的输入引脚

nets with multiple names

同一个网络被附加多个网络名

nets with no driving source

网络中无驱动源

nets with only one pin

网络只连接一个引脚

nets with possible connection problems

网络可能有连接上的错误

signals with multiple drivers

重复的驱动信号

sheets containing duplicate ports

原理图中包含重复的端口

signals with load

信号无负载

signals with drivers

信号无驱动

unconnected objects in net

网络中的元件出现未连接对象

unconnected wires

原理图中有没连接的导线

E

：

Violations associated with others

有关原理图的各种类型的错误

(3

项

)

1

、

No Error

无错误

2

、

Object not completely within sheet boundaries

原理图中的对象超出了图纸边框

3

、

Off-grid object

原理图中的对象不在格点位置

F

：

Violations associated with parameters

有关参数错误的各种类型

1

、

same parameter containing different types

相同的参数出现在不同的模型中

2

、

same parameter containing different values

相同的参数出现了不同的取值

Ⅱ、

Comparator

规则比较

A

：

Differences associated with components

原理图和

PCB

上有关的不同

(

共

16

项

)

◆

Changed channel class name

通道类名称变化

◆

Changed component class name

元件类名称变化

◆

Changed net class name

网络类名称变化

◆

Changed room definitions

区域定义的变化

◆

Changed Rule

设计规则的变化

◆

Channel classes with extra members

通道类出现了多余的成员

◆

Component classes with extra members

元件类出现了多余的成员

◆

Difference component

元件出现不同的描述

◆

Different designators

元件标示的改变

◆

Different library references

出现不同的元件参考库

◆

Different types

出现不同的标准

◆

Different footprints

元件封装的改变

◆

Extra channel classes

多余的通道类

◆

Extra component classes

多余的元件类

◆

Extra component

多余的元件

◆

Extra room definitions

多余的区域定义

B

：

Differences associated with nets

原理图和

PCB

上有关网络不同（共

6

项）

◆

Changed net name

网络名称出现改变

◆

Extra net classes

出现多余的网络类

◆

Extra nets

出现多余的网络

◆

Extra pins in nets

网络中出现多余的管脚

◆

Extra rules

网络中出现多余的设计规则

◆

Net class with Extra members

网络中出现多余的成员

C

：

Differences associated with parameters

原理图和

PCB

上有关的参数不同

（共

3

项）

◆

Changed parameter types

改变参数类型

◆

Changed parameter value

改变参数的取值

◆

Object with extra parameter

对象出现多余的参数

这些规则设置有利与查找你在绘制

原 理图时出现的问题，同时建议提高必要的规则等级，

例如在

vi olations associated with nets

这个项目栏内，

floating net labels

原理图中有悬空

的网络标签这项改为

error

，这样在你放置网络标号时如果没有放置到电气栅格 上时，会自

动报警出现提示，有利于发现我们的错误。

对于规则部分，只有不断的编译，查错，随经验的积累，你会调整出自己认为完备的格式。

接下来就是对原理图的

DRC

测试，快捷键位

C+C

，

project

菜单的第一项即使，如果页

面没有弹出

Message

的内容，可在右下角，

System

中找到

Message

，查阅编译信息，

完成编译后将数据导入到

PCB

环境中，在菜单中

Design

选项中执行

Updata PCB

document to ***.PcbDoc

中，显示下图

编译过程显示上图

将

only show Error

打钩，显示下图，主要是因为元器件

J1

没有封装，回到原理图，用快

捷键

J+C

找到元件，双击元件，在

footprint

中添加相应的封装，

4.3

编译中出现错误，缺少封装

再次执行

Updata PCB document to ***.PcbDoc

中，显示下图，可以看到的是图中的

ERRORy

已经没有。

4.4

添加封装重新导入

在

pcb

中会显示下图，可以看到不同

room

中，已经导入了相应的元件，接下来就是对

PCBh

环境中的规则设置。

4.5

完成导入

单击键盘

L

键弹出如图对话框，你可以去掉一些不必要的显示，以及修改相应的颜色，如

Dril l Guide

层显示，

Drill Drawing

层显示。去掉的方法就是将

show

对应的对号去掉。

4.6

关于操作层的显示

设置

PCB

板子的边界，在这一步，主要是为了每次启动

AD10

软件，可以将原件直接显

示 在中央，我主要介绍下快捷键操作，

E+O+S

是坐标原点的 设置（将输入法切换在英文格

式），将

PCB

层切换在

Keep-out layer

（切换方法，一种是小键盘区的

*

键，一种是用

鼠标单击工作窗口的

Keep-out layer

）

,

接着绘制边框，快捷键

P+L

，绘制，完了放置尺

寸标注。放置尺寸标注的方法有多种，这里说最直 接的方法，

P+D+D

快捷键，然后就从边

< br>框端点绘制。完成如下图，

4.7

工作区域的设置

接着用快捷键

D+S+R

绘制

pcb

的编辑环境，

沿着左边原点绘制边界线，

这样就生成下图

的，黑色的就是将来放置原件和布线的区域，当然可以将这个区域绘制成任何希望的形状，< /p>

在绘制过程中用

Shift +

空格在控制边界形状，

如果要绘制圆形，

以 及镂空部分

PCB

工作

区，则直接在

Keep-out layer

工作层绘制闭合区域，将来在机械加工的时候，

PCB

板中

闭合的区域就可以被切割掉，

当然在机械 层做这样的处理更为合理，

但是好多加工厂建议之

间在

Keep-out layer

绘制镂空去，这和最终的

GERBER

文件生成有关，可以减少层数，

成本低，效率会高些。

鼠标拖动

room

将原件移动到工作区域附近。

4.8

移动

room

接下来谈谈对

room

，有的绘图直接将

room

删掉，个人习惯吧，我常将

room

放大，使

其涵盖工作的编辑 区，

然后将其隐藏，

在需要的时候再将其显示出来，

room

的隐藏，

快捷键

L

，

单击

Show/Hide

，

然后弹出下图

（截图为其局部）

。

常用的如

Polygons

，

strings

，

room

，这些

4.9

部分元素的显示和隐藏

4.10

拖动后的

room

将编辑区包涵在内

在原件

pin

间距小于默认值，会出现绿色的警告，这就引出了关于

PCB

布局布线的规则

设置问题。

4.11

电气规则错误报警

PCB

规则的设置，在约束是

PCB

布局布线起着很重要的作用，不同的行业规则也是有很

大差异的，虽 然都是电子，但对于电源设计，高频信号设计等规则也是不同的。

PCB

中的规则设置在布局布线的前，需要对一些设计做具体 的规则约束，想元件间间距，

导线宽度，铺铜连接方法等

4.12

电气规则设置

4.2

布线规则设置与验证

在这里新添加

Clearance_1

规则，添加方法在

Clerance

中右击，点击

New rule

，在右

边的方框里点击

Advanced

接着点击

Query Helper

，找到

< /p>

IsRegion

，添加，也可以直接

输 入，这项是设置关于铺铜的与元件，导线间的间距，当铺的为网格通，

IsRegion

不能起

到约束作用，需要填写

InPoly

。

4.13

间距设置

在布线时，不同的信号线的宽度不一样的，同时与

0.5

盎司 的厚度的铜箔，

40mil

走的电流为约

1A,

4.14

线宽范围设置

对于过孔，

通常内外径之差不要小于

8mil

，

过小不利于加工处理，

通常为

12*20

，

12*24

，

16*32

，

28*50

等，必要时可以做的更大，

4.15

过孔设置

4.16

机械空的设置

4.17

过孔铺铜的连接，选取的

Dircet Connnect

4.18

器件丝印间距

4.19

元件间的高度

以上为一些基本的设置 ，

当然对于一些特殊的，

需要进行特殊的设置，

比如对于某些管脚需

要直接连接，

或者某些网络需要保 持特殊的间距，

这时候需要添加特殊规则，

其实这些规则

仅仅是个指令，例如将

GND

，添加在为直接连接，如下图

4.20

。在类似的我们可以将做

更多 灵活的设定。