-
DFX
讲义
DFX
是并行工程关键技术的重要组成部分，其思想已贯穿企业开发过程的始终。它涵
盖的内容很多，涉及产品开发的各个阶段，如
DFA
（
Design for Assembly
，面向装配的
设计）
、
DFM
（
Design for Manufacture
，面向制
造的设计）
、
DFT
（
Design for Test
，
面向测试的设计）
、
DFE
（
D
esign
for
Electro-Magnetic <
/p>
Interference
，面向
EMI
的设
计）
、
D
FC(Design for Cost
，面向成本的设计
)
、
DFc(Design for Component
，面向
零件的设计
)
等。目前应用较多的是机械领域的
DFA
和
< br>DFM
，使机械产品在设计的早期阶
段就解决了可装配性
和可制造性问题，为企业带来了显着效益。
DFA
指在产品设计早期阶段考虑并解决装配过程中可能存在的问题，以确保零件快速、
< br>高效、低成本地进行装配。
DFA
是一种针对装配环节的
统筹兼顾的设计思想和方法，就是
在产品设计过程中利用各种技术手段如分析、评价、规
划、仿真等充分考虑产品的装配环节
以及与其相关的各种因素的影响，
< br>在满足产品性能与功能的条件下改进产品的装配结构，
使
设计出的产品是可以装配的，并尽可能降低装配成本和产品总成本。
DFT
是指在产品开发的早期阶段考虑测试的有关需求，
在
Layout
设计时就根据规则
做好测试方案，以保证测试的顺利进行，从而减少改版次数，减少设计成本。
DFM
则指在产品设计的早期阶段考虑所有与制造有
关的约束，指导设计师进行同一零件
的不同材料和工艺的选择，
对不同制造方案进行制造时间和成本的快速定量估计，
全面比较
与评价各种设计与工艺方案，
设计小组根据这些定量的反馈信息，
在早期设计阶段就能够及
时改进设计，确定一种最满意的设计和工艺方案。
从以上的定义可以知道
DFM
涵盖
DFA
< br>和
DFT
的内容，
以下是
DFM
rule
,
其中包含
DFA,DFT
规则。
1.0
FIDUCIAL
MARK
(
基准点或称光学定位点
)
为了
SMT
机器自动放置零件之基准设
定
,
因此必须在板子四周加上
FIDU
CIAL MARK
1.1 FIDUCIAL MARK
之形状
,
尺寸及
SOLDER
MASK
大小
1.1.1
FIDUCIAL MARK
放在对角边
φ
1mm
为喷锡面
φ
3mm
为
NO MASK
φ
3mm
之
内不得有线路及文字
3.1.2
φ
1mm
的喷锡面需注意平整度
1.2
FIDUCIAL MAR
K
之位置
,
必须与
SMT
零件同一平面
(Component Side),
如为双面板
,
则双面
< br>亦需作
FIDUCIAL MARK
1.3
FIDUCIAL
放在
PCB
四角落
,
边缘距板边
至少
5mm
1.4
板边的
FIDUCIAL MARK
需
有
3
个以上
,
若无法做三个
FIDUCIAL MARK
时
< br>,
则最少需做
两个对角的
FID
UCIAL MARK
1.5
所有的
SMT
零件必须尽可能的包含在板边
FIDUCIAL
MARK
所形成的范围内
1.6
PITCH 20 mil(
含
)
以下
之零件
(QFP)
及
BGA
对角处需加
FIDUCIAL MARK, 25mil
之
QFP
不强制加
FIDUC
IAL MARK.
但若最接近
PCB
四对角处之
QFP PITCH
为
2
5mil(
非
20mil
以
下
)
该零件亦需加
FID
UCIAL MARK.
2.0 SOLDER MASK
(
防焊漆
)
2.1
任何
SMD
PAD
之
Solder Mask,
由
pad
外缘算起
3mil +-
1mil
作
SOLDER MASK.
2.2
除了
PAD
与
TRACE
之相接触任何地方之
Solder Mask
不得使
TRACE
露出
2.3 SMD PAD
与
P
AD
间作
MASK
之问题
:
因考虑
SMD PAD
与
PAD
间的密度问题
,
除
SMD(QFP Fine pitch)196 PIN
&208 PIN
不强制要求作
MASK,
其余均要求作
MASK
2.4 SMD
QFP,PLCC
或
PGA
等四边皆
有
PAD(
四边有
PIN)
之方形零件底下所有
VIA
HOLE
均必
须作
SOLDER
MASK,
及该零件底下之
VIA
HOLE
均盖上防焊漆
2.5
测试点之防焊
2.5.1
仍以
Component
Side
测试点全部防焊但不盖满
,
且
Solder Side
不被
Solder Mask
盖到
,
为最佳状况
2.5.2
为防止
Component Side
被盖满
,
或
Solder
Side
被
Solder Mask
盖
到
,
故以
DIA VIA PLATED
外加
2mil
露锡为可接受范围
(
如下图
)
2.6
其它非测试点之
VIA
Hole, Component
Side
仍以不露锡为可接受范围
2.7 VIA HOLE
与
SMD PAD
相邻时
,
必须
100% Tenting
防焊漆
3.0 SILK SCREEN
(
文字面
)
3.1
文字面与
VIA
HOLE
不可重叠避免文字残缺
3.2
文字面的标示每个
Comp
onent
必须标示清楚以目视可见清晰为主
3.2.1
每种字皆得完整
3.2.2
通电极性与其它记号都清楚呈现
< br>3.2.3
字码中空区不可被沾涂
(
如
:0,6,8,9,A,B,D,O,P,Q,R
等
)
若已被沾涂
,
以
尚可辨认
而不致与其它字码混淆者
3.3
各零件之图形应尽量符合该零件的外形
无脚零件
(R,C,CB,
L)
于
PAD
间之文字面须加上油墨划
,
视需求自行决定图形
3.4
有方向性之零件应清楚标示脚号或极性
3.4.1 IC
四脚位必须标示各脚位
,
及第
1
PIN
方向性
3.4.2
CONNECTOR
应标示四周前后之脚号
3.4.3
Jumper
应标示第
1
PIN
及方向性
3.4.4 BGA
应标示第
1
PIN
及各角之数组脚号
3.5
文字距板边最小
10mil
3.6
人工贴图时
,
文字
,
符号
,
图形不可碰到
PAD(
包括
VIA
HOLE
PAD
非不得已
,
以尚可辨认而
不致与其它字码混淆者
)
3.7
CAD
作业时
,
文字
,
符号
,
图形不可碰到
PAD,FIDUCIAL
MARK,
而
VIA HOLE PAD
则尽量
不去碰到
3.8
由上而下
,
由左而右顺序
,
编列各零件号码
4.0 TOOLING
HOLE
(
定位孔
)
4.1
为配合自动插件设备
,
板子必须作
TOOLING
HOLE(
φ
4mm+-) TOOLING HOLE
中心距板边
为
5mm(NON-PTH
孔
),
须平行对称
,
至少两个孔
,
如遇板边
(V-CUT)
须有第三孔
,
且两孔间
间距误差于
+-20mil(0.5mm)<
/p>
以内
4.2
如板子上零件太多
,
无法做三个
TOOLING
HOLE
时
,
则于最长边作两个
TOOLING
HOLE
或可
the third
hole
作于
V-CUT
上
5.0 PLACEMENT
NOTES
(
零件布置
)
5.1 DIP
所有零件方向
(
极性
)
应朝两方向
,
而相同包装类形之零件方向请保持一致
5.2 DIP
零件周围
LAYOUT SMD
零件时
应预留
>1mm
的空间
,
以不致妨碍人工插拔动作
5.3 SMD
零件距板边至少
5mm,
若不足时须增加
V-CUT
至
5mm;M/I DIP
零件由实体零件外缘
算起各板边至少留
3m
m
5mm
5.4
DIP
零件之限制
:
5.4.1
排阻尽可能不要
LAYOUT
于排针之间
Tolerance<20mil
5.4.2
MINI-Jumper
的数量尽量减少
;
且
MINI-
Jumper
与
Slot, Heat-
Sink
至少两公分
5.4.3
尽量勿于
BIOS SOCKET
底下
LAYOUT
其它零件
5.4.4 M/I
DIP
零件周围
LAYOUT SMD
零件时
,
应预留
1mm
空间
,
以防有卡位情形
5.4.5 M/I DIP
零件之方向极性须为同方
向
,
最多两种方向
5.4.6 M/I DIP
零件
PIN
必须超出
PCB
面
1.2~1.6mm
5.5 VIA HOLE
不可
LAYOUT
于
SMD PAD
上
,
须距
PA
D
≧
10mil
以免造成露锡
POOR Practice
5.6 SMD
零件分布
Fine-pitch 208 pin
QFP
或较大之
QFP, PLCC, SMD SOCKET
等零件
,
在
L
AYOUT
时应尽量
避免皆集中于某个区域
,
必须分散平均布置
;
尤以在
2
颗
Fine-pitch 208
pin QFP
之间放
置较小之
CHI
PS(R,C,L……),应尽量避免过于集中
5.7
双面板布置限制
SMD<
/p>
形式之
CONNECTOR
应尽量与
Fine-pitch,
QFP,PLCC
零件同一面
5.8
请预留
BAR CODE
位置于
PCB
之正面
-
-
-
-
-
-
-
-
-
上一篇：dxp设计技巧实例笔记(包含蛇形走线)
下一篇：PLASMA等离子清洗