-
DFX
讲义
DFX
是
并行工程关键技术的重要组成部分，
其思想已贯穿企业开发过程的始终。
它涵盖的内容很多，涉及产品开发的各个阶段，如
DFA
（
Design
for
Asse
mbly
，
面向装配的设计）
、
DFM
（
Design for Manuf
acture
，
面向制造的设计）
、<
/p>
DFT
（
Design
for Test
，面向测试的设计）
、
DFE
（
Design
for Electro-Magnetic Interference
，
面向
EMI
的设计）
、
DFC(Design for
Cost
，面向成本的设计
)
、
DFc(Design for
C
omponent
，面向零件的设计
)
等。目前应用较多的是机械领域的
DFA
和
< br>DFM
，
使机械产品在设计的早期阶段就解决了可装配性
和可制造性问题，
为企业带来了显著
效益。
DFA
指在产品设计早期阶段考虑并解决装配过程中可能
存在的问题，
以确保零件
快速、
高效、
低成本地进行装配。
DFA
是一种针对
装配环节的统筹兼顾的设计思想和
方法，就是在产品设计过程中利用各种技术手段如分析
、评价、规划、仿真等充分考
虑产品的装配环节以及与其相关的各种因素的影响，
在满足产品性能与功能的条件下
改进产品的装配结构，
使设计出的产品是可以装配的，
并尽可能降低装配成本和产品
< br>总成本。
DFT
是指在
产品开发的早期阶段考虑测试的有关需求，
在
Layout
设计时就根据规
则做好测试方案，以保证测试的顺利进行，从而减少
改版次数，减少设计成本。
DFM
则
指在产品设计的早期阶段考虑所有与制造有关的约束，指导设计师进行同
一零件的不同材
料和工艺的选择，
对不同制造方案进行制造时间和成本的快速定量估
计，全面比较与评价各种设计与工艺方案，设计小组根据这些定量的反馈信息，在早
期设计阶段就能够及时改进设计，确定一种最满意的设计和工艺方案。
从以上的定义可以知道
DFM
涵盖
DFA
和
DF
T
的内容，
以下是
DFM rule ,
其中
包含
DFA,DFT
规则。
1.0
FIDUCIAL
MARK
(
基准点或称光学定位点
)
为了
SMT
机器自动放置零件之基准设
定
,
因此必须在板子四周加上
FIDU
CIAL
MARK
1.1
FIDUCIAL MARK
之形状
,
尺寸及
SOLDER
MASK
大小
1.1.1
FIDUCIAL MARK
放在对角边
φ
1mm
为喷锡面
φ
3mm
为
NO MASK
φ
3mm
之内不得有线路及文字
3.1
.2
φ
1mm
的喷锡面需注意平整度<
/p>
1.2
FIDUCIAL MARK
之位置
,
必须与
SMT
零件同一平面
(Component Side),
如为双面板
,
则双面亦需作
FIDUCIAL MARK
1.3
FIDUCIAL
放在
PCB
四角落
,<
/p>
边缘距板边至少
5mm
1.4
板边的
FIDUCIAL MARK
需
有
3
个以上
,
若无法做三个
FIDUCIAL MARK
时
< br>,
则最
少需做两个对角的
FID
UCIAL MARK
1.5
所
有的
SMT
零件必须尽可能的包含在板边
FIDUCIAL MARK
所形成的范围内
1.6
PITCH 20 mil(
含
)
以下之零件
(QFP)
及
< br>BGA
对角处需加
FIDUCIAL MARK,
25mil
之
QFP
不强制加
FIDUCIAL MARK.
但若最接近
P
CB
四对角处之
QFP PITCH
为
25mil(
非
20mil
以下
)
该零件亦需加
F
IDUCIAL MARK.
2.0 SOLDER
MASK
(
防焊漆
)
2.1
任何
SMD
PAD
之
Solder Mask,
由
pad
外缘算起
3mil +-
1mil
作
SOLDER MASK.
2.2
除了
PAD
与
TRACE
之相接触任何地方之
Sol
der Mask
不得使
TRACE
露
出
2.3
SMD
PAD
与
PAD
间作
MASK
之问题
:
因考虑
SMD
PAD
与
PAD
间的密度问题
,
除
SMD(QFP Fine pitch)196 PIN
&208 PIN
不强制要求作
MASK,
其余均要求作
MASK
2.4 SMD
QFP,PLCC
或
PGA
等四边皆
有
PAD(
四边有
PIN)
之方形零件底下所有
VIA
HOLE
均必须作
SOLDER
MASK,
及该零件底下之
VIA
HOLE
均盖上防焊漆
2.5
测试点之防焊
2.5.1
仍以
Component
Side
测试点全部防焊但不盖满
,
且
Solder Side
不被
Solder Mask
盖到
,
为最佳状况
2.5.2
为防止
Component Side
被盖满
,
或
Solder
Side
被
Solder Mask
盖
到
,
故以
DIA VIA
PLATED
外加
2mil
露锡为可
接受范围
(
如下图
)
2.6
其它非测试点之
VIA Hole, Component
Side
仍以不露锡为可接受范围
2.7
VIA
HOLE
与
SMD PAD
相邻时
,
必须
100%
Tenting
防焊漆
2mil
3.0
SILK
SCREEN
(
文字面
)
3.1
文字面与
VIA
HOLE
不可重叠避免文字残缺
3.2
文字面的标示每个
Component
必须标示清楚以目视可见清晰为主
< br>
3.2.1
每种字皆得完整
3.2.2
通电极性与其它记号都清楚呈现
3.2.3
字码中空区不可被沾涂
(<
/p>
如
:0,6,8,9,A,B,D,O,P,Q,R
等
)
若已被沾涂
,
以尚可辨认
而不致与其它字码混淆者
3.3
各零件之图形应尽量符合该零件的外形
无脚零件
(R,C,CB,L)
于
PAD
间之文字面须加上油墨划
,
视需求自行决定图形
3.4
有方向性之零件应清楚标示脚号或极性
3.4.1
IC
四脚位必须标示各脚位
,
及第
1
PIN
方向性
3.4.2
CONNECTOR
应标示四周前后之脚号
3.4.3
Jumper
应标示第
1
PIN
及方向性
3.4.4
BGA
应标示第
1
PIN
及各角之数组脚号
3.5
文字距板边最小
10mil
3.6
人工贴图时
,
文字
,
符号
,
图形不可碰到
PAD(
包括
VIA HOLE PAD
非不得已
,
以尚可
辨
认而不致与其它字码混淆者
)
3.7
CAD
作业时
,
文字
,
符号
,
图形不可碰到
PAD,FIDUCIAL
MARK,
而
VIA HOLE
PAD
则尽量不去碰到
3.8
由上而下
< br>,
由左而右顺序
,
编列各零件号
码
4.0 TOOLING HOLE
(
定位孔
)
4.1
为配合自动插件设备
,
板子必须作
TOOLING HOLE(
φ
4mm+-)
TOOLING HOLE
中心距板边为
5mm(NON-P
TH
孔
),
须平行对称
,
至少两个孔
,
如遇板边
(V-CUT)
须
有第三孔
,
且两孔间间距误差于
+-
20mil(0.5mm)
以内
Tolerance<20mil
5mm
the third
hole
4.2
如板子上零件太多
,
无法做三个
TOOLING HOL
E
时
,
则于最长边作两个
TOOLING
HOLE
或可作于
V-CUT
上
5.0
PLACEMENT NOTES
(
零件布置
)
5.1 DIP
所有零件方向
(
极性
)
应朝两方向
,
而相同包装类形之零
件方向请保持一致
5.2 DIP
零件周围
LAYOUT SMD
零件时
应预留
>1mm
的空间
,
以不致妨碍人工插拔动
作
5.3 SMD
零件距板边至少
5mm
,
若不足时须增加
V-CUT
至
5mm;M/I DIP
零件由实体
零件外
缘算起各板边至少留
3mm
5.4
DIP
零件之限制
:
5.4.1
排阻尽可能不要
LAYO
UT
于排针之间
5.4.2
MINI-Jumper
的数量尽量
减少
;
且
MINI-
Jumper
与
Slot, Heat-
Sink
至少两公
分
3mm
5mm
5.4.3
尽量勿于
BIOS SOCKET
底下
LAYOUT
其它零件
5.4.4 M/I
DIP
零件周围
LAYOUT SMD
零件时
,
应预留
1mm
空间
,
以防有卡位情形
5.4.5 M/I DIP
零件之方向极性须为同方向
,
最多两种方向
5.4.6 M/I DIP <
/p>
零件
PIN
必须超出
PCB
面
1.2~1.6mm
5.5 VIA HOLE
不可
LAYOUT
于
SMD PAD
上
,
须距
PAD
≧
10mil
以免造
成露锡
1.2~1.6mm
≥10mil
POOR Practice
5.6 SMD
零件分布
Fine-pitch 208 pin
QFP
或较大之
QFP, PLCC, SMD SOCKET
等零件
,
在
L
AYOUT
时
应尽量避免皆集中于某个区域
,
必须分散平均布置
;
尤以在
2
颗
Fine-pitch 208
pin
QFP
之间放置较小之
CHI
PS(R,C,L……),
应尽量避免过于集中
5.7
双面板布置限制
SMD
形式之
CONNECTOR
应尽量与
Fine-pitch,
QFP,PLCC
零件同一面
5.8
请预留
BAR CODE
位置于
PCB
之正面
5.9
零件放在两个连接器之间
,<
/p>
零件长边要和连接器长边平行排放
,
零件
和连接器的间
距至少要有零件高度的一倍
5.10 SMD
零件须与
mounting hole
中心距离
500 mil.
5.11
周为
DIP
零件的地方背面不能放
SMD
零件。
< br>
5.12
要预防卡件：
5.12.1
PCI,AGP,ISA
两端不能摆放高零件。
5.12.2 DIMM
的耳朵，
<
/p>
HEATSINK
周围应避免摆放高零件。
5.12.3
I/O
下方距板边，不能放高零件。
6.0 PLACEMENT NOTES FOR BGA
(BGA
布置注意事项
)
6.1
BGA PADS
及
Solder
Mask
尺寸大小
BGA
PAD(Dia pad)
为直径
φ
2
0mil,
外围
Solder Mask(Dia
Solder Mask)
φ
24
mil,
两者
从
Dia
Pad
外缘至
Dia Solder Mask
内缘相差
2mil;
如遇到
T
race
则以不露出
Trace
为
主
6.2 BGA
底部之
DIA VIA
HOLE
≦
16mil,DIA PAD
≦
28mil
且
BGA
底部及旁边
10mm
内之
V
IA HOLE
双面均须塞孔
6.2.1 BGA
文字面周围
10m
m
范围内区域之
VIA
HOLE
均须作零件面
(COMPONENT
SIDE)
及焊锡面
(SOLDER SIDE)100% T
enting(
测试孔除外
),
且第一
次塞孔方向必须从零件面塞孔
6.2.2 VIA
HOLE
以不穿透及零件面
;VIA HOLE
及
TRACE
表面量测不导电为原则
< br>
6.2.3
PAD
间之
VIA
HOLE
请往内部或外部空旷处移
6.3 BGA
零件须拉测试点
,
以利维修人员
DEBUG
及辨识是否为
BGA
之问题
6.4 BGA
预留空间
LAYOUT
8.4.2 BGA SIZE 27 X 27mm
周围
10mm
范围区域内不可有
DIP
零件
, BGA SIZE
大
于
27 X 27mm
以上者
,
原则以
80 X 80mm
范围区域内不可有
DIP
零件
.
6.5
BGA PAD
中间共同接地
(GND
)
部分
,
以
”
＃
”
字形或网状的
Layout,
非不得已不可
Layout
成一铜面
,
再用以
Mask<
/p>
方式
6.6
若
FIDUCIAL MARK
无法于
BGA
文字面两侧对角线处
,
可将
FIDUCIAL MARK
移出
,
但必须对角及等距的移出
6.7
BGA pad
到测试点
Trace
长至少
50mils.
7.0 TEST
POINT
(
测试点
)
-
-
-
-
-
-
-
-
-
上一篇：在AltiumDesigner画元件封装(超详细)
下一篇：PCB板专业知识