-
DFX
讲义
DFX
是
并行工程关键技术的重要组成部分,其思想已贯穿企业开发过程的始终。
它涵盖的内容很
多,涉及产品开发的各个阶段,如
DFA
(
Design for Assembly
,面向装
配的设
计)
、
DFM
(
Design for Manufacture
,面向制造的设计)
、
DFT
(
Design
for Test
,
面向测试的设计)
、
DFE
(
Design for
Electro-Magnetic Interference
,面向
EMI
的设计)
、
DFC(D
esign for Cost
,面向成本的设计
)
、
DFc(Design for
Component
,面向零件的设计
)
等。目前应用较多的是机械领域的
DFA
和
DFM
,使机械产品在设计的早期阶段就解
决了可装配
性和可制造性问题,为企业带来了显著效益。
DFA
指在产品设计早期阶段考虑并解决装配过程中可能存在的问题,以确保零件
快速、高效、低成本地进行装配。
DFA
是一种针对装配环节
的统筹兼顾的设计思想和
方法,就是在产品设计过程中利用各种技术手段如分析、评价、
规划、仿真等充分考
虑产品的装配环节以及与其相关的各种因素的影响,
在满足产品性能与功能的条件下
改进产品的装配结构,
使设计出的产品是可以装配的,
并尽可能降低装配成本和产品
总
成本。
DFT
是指在产品开发
的早期阶段考虑测试的有关需求,在
Layout
设计时就根据
规则
做好测试方案,以保证测试的顺利进行,从而减少改版次数,减少设计成本。
DFM
则指在产品设计的早期阶段考虑所有
与制造有关的约束,
指导设计师进行同一
零件的不同材料和工艺
的选择,对不同制造方案进行制造时间和成本的快速定量估
计,全面比较与评价各种设计
与工艺方案,设计小组根据这些定量的反馈信息,在早
期设计阶段就能够及时改进设计,
确定一种最满意的设计和工艺方案。
从以上的定义可以知道
DFM
p>
涵盖
DFA
和
DF
T
的内容,
以下是
DFM rule ,
其中包含
DFA,DFT
规则。
FIDUCIAL MARK
(
p>
基准点或称光学定位点
)
为了
SMT
机器自动放置零件之基准设定
,
因此必须在板子四周加上
FIDUCIAL
MARK
FIDUCIAL MARK
之形状
,
尺寸及
SOLDER
MASK
大小
1.1.1
FIDUCIAL MARK
放在对角边
p>
φ
1mm
为喷锡面
φ
p>
3mm
为
NO
MASK
p>
φ
3mm
之内不得有线路及文字
3.1.2
φ
1mm
的喷锡面需注意平整度
FIDUCIAL MARK
之位置
,
必须与
SMT
零件同一平面
(Component Side),
如为双面
板
,
则
双面亦需作
FIDUCIAL MARK
FIDUCIAL
放在
PCB
四角落
,
边缘距板边至少
5mm
板边的
FIDUCIAL MARK
需
有
3
个以上
,
若无法做三个
FIDUCIAL MARK
时
< br>,
则最少需做
两个对角的
FID
UCIAL MARK
所有的
SMT
零件必须尽可能的包含在板边
p>
FIDUCIAL
MARK
所形成的范围内
PITCH 20 mil(
含
)
p>
以下之零件
(QFP)
及
< br>BGA
对角处需加
FIDUCIAL MARK,
25mil
之
QFP
不强制加
FIDUCIAL MARK.
但若最接近
P
CB
四对角处之
QFP PITCH
为
25mil(
非
20mil
以下
)
该零件亦需加
F
IDUCIAL MARK.
SOLDER MASK
(
防焊漆
)
任何
SMD
PAD
之
Solder Mask,
由
pad
外缘算起
3mil +-
1mil
作
SOLDER MASK.
除了
PAD
与
TRACE
之相接触任何地方之
Sol
der Mask
不得使
TRACE
露
出
SMD PAD
与
< br>PAD
间作
MASK
之问题
p>
:
因考虑
SMD PAD
与
PAD
间的密度问题
,
除
SMD(QFP Fine pitch)196 PIN
&208
PIN
不强制要求作
p>
MASK,
其余均要求作
MASK
SMD
QFP,PLCC
或
PGA
等四边皆
有
PAD(
四边有
PIN)
之方形零件底下所有
VIA
HOLE
均必须作
SOLDER
MASK,
及该零件底下之
VIA
HOLE
均盖上防焊漆
测试点之防焊
2.5.1
仍以
Component
Side
测试点全部防焊但不盖满
,
且
Solder Side
不被
Solder Mask
盖到
,
为最佳状况
2.5.2
为防止
Component Side
被盖满
,
或
Solder
Side
被
Solder Mask
盖
到
,
故以
DIA VIA
PLATED
外加
2mil
露锡为可
接受范围
(
如下图
)
< br>
2mil
其它非测试点之
VIA Hole, Component
Side
仍以不露锡为可接受范围
VIA
HOLE
与
SMD PAD
相邻时
,
必须
100%
Tenting
防焊漆
SILK SCREEN
(
文字面
)
文字面与
VIA
HOLE
不可重叠避免文字残缺
文字面的标示每个
Componen
t
必须标示清楚以目视可见清晰为主
3.2.1
每种字皆得完整
p>
3.2.2
通电极性与其它记号都清楚呈现
3.2.3
字码中空区不可被沾涂
(<
/p>
如
:0,6,8,9,A,B,D,O,P,Q,R
等
)
若已被沾涂
,
以尚可辨认
而不致与其它字码混淆者
各零件之图形应尽量符合该零件的外形
无脚零件
(R,C,CB,L)
p>
于
PAD
间之文字面须加上油墨划
,
视需求自行决定图形
有方向性之零件应清楚标示脚号或极性
3.4.1
IC
四脚位必须标示各脚位
,
及第
1
PIN
方向性
3.4.2
CONNECTOR
应标示四周前后之脚号
3.4.3
Jumper
应标示第
1
PIN
及方向性
3.4.4
BGA
应标示第
1
PIN
及各角之数组脚号
文字距板边最小
10mil
人工贴图时
,
文字
,
符号
,
图形不可碰到
PAD(
包括
VIA
HOLE PAD
非不得已
,
以尚可
辨认
而不致与其它字码混淆者
)
CAD
作业时
,
文字
,
符号
,
图形不可碰到
PAD,FIDUCIAL
MARK,
而
VIA HOLE PAD
则尽量
不去碰到
由上而下
,
由左而右顺序
,
编列各零件号码
p>
TOOLING HOLE
(
定位孔
)
为配合自动插件设备
,
板子必须作
p>
TOOLING
HOLE(
φ
4mm+-) TOOLING HOLE
中心距板
边为
5mm(NON-PTH
孔
),
须平行对称
,
至少两个孔
,
如遇板边
(V-CUT)
须有第三孔
< br>,
且
两孔间间距误差于
+-20
mil(0.5mm)
以内
the third hole
如板子上零件太多
,
无法做三个
TOOLING HOLE
时
,
则于最长边作两个
TO
OLING HOLE
或可作于
V-CUT
上
PLACEMENT
NOTES
(
零件布置
)
DIP
所有零件方向
(
极性
)
应朝两方向
,
而相同包装类形之零件方向请保持一致
DIP
零件周围
LAYOUT SMD
零件时
应预留
>1mm
的空间
,
以不致妨碍人工插拔动作
SMD
零件距板边至少
5mm,
若不
足时须增加
V-CUT
至
5mm;M/
I DIP
零件由实体零件
外缘算起各板边至少留
3mm
3mm
5mm
p>
DIP
零件之限制
:
5.4.1
排阻尽可能不要
LAYO
UT
于排针之间
5.4.2
MINI-Jumper
的数量尽量
减少
;
且
MINI-
Jumper
与
Slot, Heat-
Sink
至少两公分
5.4.3
尽量勿于
BIOS SOCKET
底下
LAYOUT
其它零件
5.4.4 M/I
DIP
零件周围
LAYOUT SMD
零件时
,
应预留
1mm
空间
,
以防有卡位情形
5.4.5 M/I DIP
零件之方向极性须为同方向
p>
,
最多两种方向
5.4.6 M/I DIP <
/p>
零件
PIN
必须超出
PCB
面
~1.6mm
1.2~1.6mm
VIA HOLE
不可
LAYOUT<
/p>
于
SMD PAD
上
,
须距
PAD
≧
< br>10mil
以免造成露锡
≥10mil
POOR
Practice
SMD
零件分布
Fine-pitch 208 pin
QFP
或较大之
QFP, PLCC, SMD SOCKET
等零件
,
在
L
AYOUT
时应尽
量避免皆集中于某个区域
,
必须分散平均布置
;
尤以在
p>
2
颗
Fine-pitch 208
pin QFP
之
间放置较小之
CHI
PS(R,C,L……),
应尽量避免过于集中
双面板布置限制
SMD
形式之
CONNECTOR
应尽量与
Fine-pitch,
QFP,PLCC
零件同一面
请预留
BAR CODE
位置于
PCB
之正面
<
/p>
零件放在两个连接器之间
,
零件长边要和
连接器长边平行排放
,
零件和连接器的间距
至少要有零件高度的一倍
SMD
零件须与
mounting hole
中心距离
500
mil.
周为
DIP
零件的地方背面不能放
SMD
零件。
要预防卡件:
5.12.1
PCI,AGP,ISA
两端不能摆放高零件。
5.12.2 DIMM
的耳朵,
<
/p>
HEATSINK
周围应避免摆放高零件。
5.12.3
I/O
下方距板边,不能放高零件。
PLACEMENT NOTES FOR BGA
(BGA
布置注意事项
)
BGA PADS
及
Solder
Mask
尺寸大小
BGA
PAD(Dia pad)
为直径φ
20mil,
外围
Solder Mask(Dia Solder
Mask)
φ
24
mil,
两者
从
Dia
Pad
外缘至
Dia Solder Mask
内缘相差
2mil;
如遇到
T
race
则以不露出
Trace
为主<
/p>
BGA
底部之
DIA VIA
HOLE
≦
16mil,DIA PAD
≦
28mil
且
BGA
底部及旁边
10mm
内之
V
IA
HOLE
双面均须塞孔
6.2.1 BGA
文字面周围
10m
m
范围内区域之
VIA
HOLE
均须作零件面
(COMPONENT
SIDE)
及焊锡面
(SOLDER
SIDE)100% Tenting(
测试孔除外
),
且第一次塞孔方向
必须从零件面塞孔
6.2.2 VIA
HOLE
以不穿透及零件面
;VIA HOLE
及
TRACE
表面量测不导电为原则
< br>
6.2.3
PAD
间之
VIA
HOLE
请往内部或外部空旷处移
BGA
零件须拉测试点
,
以利维修人员
DEBUG
及辨识是否为
BGA
之问题
BGA
预留空间
LAYOUT
8.4.2 BGA SIZE 27 X 27mm
周围
10mm
范围区域内不可有
DIP
零件
, BGA SIZE
大于
27 X 27mm
以上者
,
原则以
80 X
80mm
范围区域内不可有
DIP
零件
.
BGA
PAD
中间共同接地
(GND)
部分<
/p>
,
以
”
#
”
字形或网状的
Layout,
非不得已不可
Layout
成一铜面
,
再用以
Mask
方式
若
FIDUCIAL MARK
无法于
BGA
文字面两侧对角线处
,
可将
FIDUCIAL MARK
移出
,
但必
须对角及等距的移出
< br>
BGA pad
到测试点
Trace
长至少
50mils.
TEST POINT
(
测试点
)
测试点外缘与
DIP
孔之间距至少大于
0.6 mm
。
-
-
-
-
-
-
-
-
-
上一篇:CB制造行业常用名词解释
下一篇:PCB&FPC专业英语