-
2009
级微电子工艺期末试题
设计报告
报告题目：
硅外延
NPN
型小功率三极管
学
院：
理学院
专
业：
微电子与固体电子学
学
号：
2009020684
学生姓名：
杨法明
授课老师：
杨发顺
2010
年
7
月
25
日
微电子工艺设计报告
第
2
页
题目：
硅外延
NPN
型小功率三极管
：
集电极
-
发射极击穿电压
（
B
V
CEO
）
:
≥
20V
，
发射极
-
基极击穿电压
（
BV
EBO
）
:
≥
5V
，
最大耗散功率（
P
CM
）
：<
/p>
0.5W
，饱和压降（
V
CES
）
：≤
0.35V
，电流放大系数（
h
FE
< br>）
：
120
。
< br>
一、分析计算
以单边突变的
PN
结为基本模型创建
NPN
结构来进行计算。
经查表及计算结果得
出，集电区掺杂浓度约为
4.5×
10
15
cm
-3
，基区
掺杂浓度为
3.3×
10
18
cm
-3
，发射区掺
杂浓
度为
2.07×
10
20
cm
-3
，
b-c
结扩散结深为
4.0
μ
m
，
b-c
结空间电荷区宽度为
5.37
μ
m<
/p>
，外延
层厚度最小为
9.37
μm
，
b-e
结空间电荷
区宽度为
0.05
μ
m
，
集电结的表面积为
1.44
mm
2
。
具体计算过程如下：
(1)
由集电极
-
发射极击穿电压
BV
CEO
≥
20V
，取
BV
CEO
=20V
BV
CBO
=
n
?
BV
CEO
=
3
120
×
20=98.65V
(
取
n=3)
，可取
BV
CBO
=100V
由击穿电压
~
杂质浓度曲线，可取
N
C
=4.5×
10<
/p>
15
cm
-3
由
经
验
公
式<
/p>
BV
CB
0
?<
/p>
1
.
71
?
10
?
a
j
N
B
=3.3×
10
18
cm
-3
计算出
b-c
结扩散结深
x
jc
≈
4.0
μ
m
取
x
B
=1.5
μ
m
，
x
E
=2.5
μ<
/p>
m
，
D
n
=25cm
2
/s
，
D
p
=10cm
2
/s
，
?
n
0
?
?
p<
/p>
0
?
10
-7<
/p>
s
，
V
BE
=0.7V,
要使电
流放大倍数
β
=120
，则
?
?
N
B
D
E
x
B
N
E
D
B
x
E
?
1
?
?
eV
BE
1
?
x
B
?<
/p>
J
?
?
?
r
0
exp
?
?
?
2
V
2
?
J
s
0
T
?
L
B
?
?
2
9
?
0
.
36
4
以
及
a
j<
/p>
?
N
C
x
jc
?
N
B
?
?
ln
?
?
N
?
,
取
P
型
基
区
杂
质
浓
度
?
C
?
<
/p>
?
?
?
?
1
?
?
?
N
B
D
E
x
B
N
E
D
B
x
E
18
?
1
?
x
B
?
2
?
L
B
?
1.5
2.5
?
1
2
?
2
?
?
J
r
0
J
s
0
exp
?
?
8
?
?
< br>eV
BE
?
?
< br>
?
2
V
T
?
3.3
?
10
N
E
?
17
10
25
?
?
2.25
?
10
< br>25
?
10
?
< br>7
?
J
r
0
J
s
0
?
?
0.7
?
e
xp
?
?
?
0.0259
?
?
7.92
?
10
N
E
?
4.5
?
10
?
3
?
< br>0.010149865
J
r
0
∵
0
.
010149865
J
< br>r
0
远小于前两项，
微电子工艺设计报告
第
3
页
1
?
?
7.92<
/p>
?
10
N
E
17
?
?
4.5<
/p>
?
10
?
3
N
E
=2.07
×
10
20
cm
-3
（
2
）当
b-c
结反偏电压为
V
R
=100V
时，
b-c
结空间电荷区宽度为
x
bc
?
2
?
V
N
?
N
C
< br>?
?
?
s
R
B
?
e
N
N
B
C
?
?
1
2
=5.37
μ
m
外延层厚度应大于
W
bc
+
x
jc
，所以可取外延层厚度最小为
9.37
μm
。
当
b-e
结反偏电压
V
R
=
5V
时，
b-e
结空间电荷区宽度为
x
be
?
2
?
V
N
?
N
E
?
?
?
s
R
B
?
e<
/p>
N
N
B
E
?
?
1
2
=0.05
μm<
x
B<
/p>
=1.5
μ
m
kT
q
ln
(
N
B
N
E<
/p>
n
2
i
（
3
）
b-e
的接触电
势差：
V
bi
(
be
)
?
b-c
的接触电势差：
V
bi
(
bc
)
?
V
bi
(
be
)
-
V
bi
(
bc
)
=
0.0259
?
ln(
)<
/p>
kT
q
ln(
N
B
N
C
n
i
2
)
N
E
N
C
)
?
0.28V<0.35V
(4)
正偏状态下，已知最大耗散功率
P
CM
=0.5W
，则
I
C
?
P
C
M
V
C
ES
?
1.43
A
正偏状态下，
I
E
?
I
C
，而
I
E
?
I
p
E
?
I
nE
，
由于
I
nE
??
I
pE
，则
I
E
?
I
nE
已知
D
nB
=25cm
/s
，
W
< br>B
=
1.5
< br>μ
m
n
B
(0
)
?
?
2
n
i
2<
/p>
N
B
exp(
q
V
BE
K
T
)
?
68.18
?
exp(
0.7
0.0259
)
?
3.73
?
10
13
，
由<
/p>
I
nE
?
qA<
/p>
E
D
nB
n
B
(0
?
)
W
B
I
nE
W
B
qD
nB
n
B
(0
)
?
1.43
?
1.5
?
10
?
4
1.6
?
10
?
19
?
A
E
?
?
?
25
?
3.73
?
10
13
?
1.44
mm
2
2.
制造工艺设计：
首先在
ATHENA
中定义
15um*10um
的
N
+
基底，
浓度为
5.0e18/cm
3
,
然后在基
底上
生长
15um
的
< br>N
-
外延层，
浓度为
4.5e15/cm
3
，
最后进行扩散注入浓度为
3.3e18/cm
3
的
P
+
型杂质（基区）
，和浓度为
2.07e20/cm
3
N
++
型杂质（发射区）
。语句详见附录。
微电子工艺设计报告
第
4
页
3
原胞版图和工艺仿真结果：
（
1
）用工艺软件
ATHENA
制作的
NPN
基本结构
BC
结深的提取
BE
结深的提取
微电子工艺设计报告
第
5
页
用
Cutline
工具截取
Boron
的浓度分布图如下：
用
Cut
line
工具截取
Phosphorus
的浓度分布图如下
微电子工艺设计报告
第
6
页
网格分布图
4
．器件仿真结果
器件仿真有两种方法。
第一种：利用
ATHENA
已经建立
好的结构在
ATLAS
中进行仿真。
第二种直接在
ATLAS
中建立器件结
构并进行器件仿真。
优缺点：
第一种方法更接近现实当中做器件的环境，但网格较难设置，仿真当中容易出现
不收敛的情况。
第二种方法更理想化，制作环境都
是在理想中进行包括掺杂浓度的分布是均匀的
（这在实际操作过程中是不可能实现的）<
/p>
，但是它的网格更容易设置一些，收敛比较容
易出现。
鉴于以上各种方法的优缺点本次设计使用两种思路相结合的方法来实现<
/p>
-
-
-
-
-
-
-
-
-
上一篇：cmos工艺名词解释
下一篇：非接触晶圆测试原理及应用