-
第
六
章
习
题
答
案
1.
判断题
FTTFF
FFFFT
FFFTF
FFTTT
2.
单项选择题
ADBBD
DAECC
CBABB
ABBBC
3.
多项选择题
AD
BC
ABDG
AB
BCD
ADE
ABD
BCDF
CD
ABCDEF
AB
ABE
ABC
ACD
AB
CDF
CDA
ABCEF
ABC
ACD
4.
填空题
(1)
1
6
、
64K
(2)
2
56
、
65536
(3)
中
断服务子程序、
< br>4
、段内偏移、段基、中断描述符表
IDT
、中断、中断服务例行子
程序
(4)
标
志、
TF
、
IF
、
STI
(5)
I
RET
、
IP
、
CS
、
FL
(6)
2
8
、
8
、
1
、
1
(7)
I
CW1
、
OCW2
、
< br>OCW3
、
ICW2
、
ICW3
、
ICW4
、
OCW1
(8)
0
D
、
34
< br>、
37
(9)
INTA
、
2
、
2
(10)
中断一般结束、中断特殊结束、偶
(11)
3
、
16
、
6
(12)
24
、
3
、
(13)
控制字、该计数器
(14)
0
、
1
、
0
、
01
(15)
1
、
3
(16)
40
、
24
、
6
(17) 326H
(18)
4<
/p>
、
12
、
27<
/p>
、
5
(19)
40
、
39
(20)
8
、
65536
(21)
A
0
～
A
7
、
D
0
～
< br>D
7
、
DMA
< br>页面寄存器
(22)
Int
el925
、
Intel915
、
800
、
8
、
PCI
Expres
s
×
1
(23)
提升、降低、极大提高
(24) i915GV
、
i915G
L
、
LGA775
(25)
PCI
、分级
5.
简答题
(1)
I
/O
接口
电路功能有哪些？简述之。
I/O
接
口电路位于系统总线（或局部总线）与外设之间，用它适配两者来完成系
统总线（或局部
总线）与外设之间的数据传输
(2)
中
断方式是如何实现主机和外设、外
设与外设之间基本并行工作的？
在中断传送方式中各个外设和主机并行工作，
同时进行各自的操作。
当某台外设
完成了自身的输入或输出操作
(
即完成了下一个数据传送的准备
)
时，
便向
CPU
申请中
断，
CPU
收到中断请求信号后，可暂停正在运行的程序，转去执行为该外设服务的
中
断服务子程序来完成主机与外设间的数据交换，数据传送完毕
CPU
仍返回原来被中断
的主程序继续执行，外设则继续进行下
一个数据
I/O
操作。
外设的
I/O
操作速度较慢，中断传送方式恰恰在这
段较慢的过程中让主机和各个
外设并行工作；
仅仅在外设
I/O
过程完成后要求与主机交换数据时才暂停
CPU
主程序运
行，而
CPU
输入／输出数据是很快的，因此中断方式基本实现了主机和外设的并行工
作。
(3)
< br>简
述
DMA
方式的工作过程。<
/p>
DMA
用硬件在外设
和内存之间开辟直接的数据传输通道，
这是一种不需要
CPU<
/p>
介入
的高速数据传输方法，
直接存储器存取方式工作过程如下：
当外设准备就绪后，通过
I/O
端口向
DMAC
发出“
DMA
请求”信号，要
求
DMA
传送；
接着
DMAC
向
CPU
发出
HOLD
总线请求信号，请求接管总线；
264
第六章
微型计算机系统接口
CPU
收到
HOLD
信号，
如果不在总线封锁状态，则在现行总线周期结束后便给于
响应，给出
HLDA
信号到
DMAC
，使
CPU
与三态的系统总线浮空；
DMAC
收到
HLDA
后，立即接管总线，并向
I/O
端口回送“
DMA
响应”信号，
通知
外设进行和内存之间的
DMA
传送。
进行
DMA
传送。<
/p>
DMA
传送的内存地址、读写控制信号及传送的字节数或字数由<
/p>
DMAC
控制
(
通过对
DMAC
事先初始化编程来设置
)
。
DMA
传送结束。设定的字节数或字数传送完毕，或者外部给一个结束传送的控
制信号，
DMAC
撤消向
CPU
的总线请求信号
HOLD
，结束
DM
A
传送；
CPU
也撤除总线响应
信号
HLDA
，重新控制系统总线继续运行原
来的程序。
(4)
C
PU
响应中断后是如何根据
8259A
提供的中断类型码找到中断服务子程序入口的？简
述之。
将中断类型
码左移
2
位
（×
4
）
得到中断矢量在中断矢量表中的偏移地址，
据此在
中断矢量表中找到
4
个字节的中断矢量，
即中断服务子程序入口地址，
将其前
2
个字节
装入
IP<
/p>
，后
2
个字节装入
CS
，根据
CS:IP
内容转到相应
的中断服务子程序入口。
(5)
屏
蔽中断源的中断，可以在计算机的哪些层面（部位）进行？它
们的特点如何？
对中断源的屏蔽可在系统级（即中断接口电路
）层面和处理器级层面进行。在接口
电路层面可以有针对性地对不同的中断源设置屏蔽与
否，在处理器层面只能对所有
的可屏蔽中断
INTR
统统实行屏蔽。
(6)
什
么是异常？异常和中断有什么异同？
中断是由
I/O
设备触发引起的一个异步事件，异常是处理器正在执行一条指令时
检测
到一个或多个满足预先设置条件而产生的一个同步事件。
处理
器对中断和异常的响应本质上是一样的，
即响应时处理器都暂停当前程序的
执行，转向去执行（已经预先编写好的）用于处理中断或异常的一段程序的过程。
中断服务子程序执行完毕返回的是被中断程序的下一条指令，
而异常故障处理程
序的返回地址则指向引起该异常的指令。
(7)
异
常有哪几种类型？按什么划分？
异常按照通报异常的方式和是否支持引起异常
指令的再启动分为故障
(Fault)
、
陷阱
(Trap)
和失败
(Abor
ts)
三种。
(8)
在
8259A
的级联系统中，为什么一般主片设置为特殊全嵌套方式而从片设置为全嵌套
方式？
从片设置全嵌套方式，
将从片所接的
8
个中断源按重要性程度
依次设置成
8
个不同
的优先级，
IR0
最高，
IR7
最低。
而从片的中断请求接到主片的一条中断请求输入线上，
主
片认为从片来的中断请求都是同一级，
所以主片必须设置为特殊全嵌套方式，
对同
一优先级中断请求能予以响应
,
使从片来的中断请求都予以响应，以保证从片优先级
高的中断源能中断从片优
先级低的中断源实现正确的中断嵌套。
(9)
简
述
825
9A
中断自动结束、一般结束和特殊结束的异同。
中断结束处理就是使中断服务寄存器
ISR
中的对应位
IS
i
位清
0
。中断自动结束方
式，
是指系统进入中断服务过程前，
8259A
就自动将当前中断服务寄存器
ISR<
/p>
中的对应
位
IS
i
清
0
了，中断返回前不需要向
8259A
输出中断结束指令。
中断一般结束方式用于全嵌套工作方式。结束当前中断处理时，
CPU
用输出指令
向
8259A
< br>发出中断一般结束命令，把当前中断服务寄存器
ISR
内
所有逻辑电平为
1
的位
(
对应已被响应的中断源
)
中的优先级最高的一位复位
为
0
。
中断
特殊结束方式用在优先级循环方式中，结束当前中断处理时向
8259A
发送一
条中断特殊结束命令，
该命令中用
3
个二进位指明要清除当前中断服务寄存器
ISR<
/p>
中的
哪个
IS
i
位（应是当前优先级最高的一位）。
(10) CPU
响应中断，在
INT
A
引脚上连续输出两个负脉冲，这两个负脉冲的作用各是什
么？
第一个负脉冲到达，
8259A
完成下列动作：使<
/p>
IRR
的锁存功能失效，置
1
当前中断
服务寄存器
ISR
的相应位，使刚刚置位的
IRR
相应位复位（清零）。
第二个负脉冲到达时做三件事：恢复
IRR
对外部中断请求的锁存功能；将相应中
断源的中断类型码送至数
据总线
D
7
～
D
0
（供
CPU
读入）；如
8259A
工作在中断自动结束
< br>方式，则
8259A
在第
2
个负脉冲后沿将第
1
个负脉冲刚刚置
1
的
ISR
相应位清
零。
(11)
简述从响应中断起到
开始执行中断服务子程序，
CPU
共经历了哪几个总线周期？每
个总线周期都执行了什么操作？
执行<
/p>
2
个中断响应总线周期，
从数据总线上读
取中断类型码；
执行
3
个总线写周期，
依次将标志寄存器
FL
及
CS
、
IP
入栈；再执行<
/p>
2
个总线读周期，读入中断矢量装进
IP
和
CS
。然后按
CS:IP
值进入中断服务子程序。
(12)
列表说明
8253/825
4
计数器
/
定时器的方式
0
与方式
1
、
方式
4
与方式
5
、
方式
0
与方式
4
、
方式
1
与方式
5
各有何异同。
不同工作方式比较
工作方式
方式
0
和方式
1
共
同
点
OUT
输
出：计数过程为低电平，
计数结束为高电平
< br>计数值减为
0
时
OUT
输出一个
CLK
周期的负脉冲
< br>
由软件触发启动计数，
向计数值
寄存器写入计数初值之后，
下一
个
C
LK
的下降沿装入减
1
计数器
开始计数。减至
0
，计数过程结
束，无自动重装能力。
由硬件触发启动计数，
计数初值
写入计数值寄存器后并不马上
开始计
数，而由门控信号
GATE
不
同
点
触发方式：方式
< br>0
由软件
(
装入计数初值
)
触发，方式
1
由硬
件
(GATE
上升沿
)
触发。
触发方式：方式
4<
/p>
由软件
(
装入计数初值
< br>)
触发，方式
5
由硬件
(GATE
上升沿
)
触
发。
OUT
端输出信号不同。
方式
0
的
OUT
端在方
式设置后及计数过程中输出为低电平，
计数
结束立即变为高电平；
方式
4<
/p>
的
OUT
端信号
在计数过程中输出高电平，
计数结束时输出
一个时钟周期宽度负
脉冲。
OUT
输出信号不同。
方式
1
在计数过程中
OUT
端为低电平，
持续时间为
N
个
CLK
宽度；
方
式
5
是在计数结束后输出一个
CLK
宽度的负
方式
4
和方式
5
方式
0
（计数结束中
断）和
方式
4
（软件触发选
通）
方式
1
（程
控单稳）和
方式
5
< br>（硬件触发选
通）
端的上升沿
触发开始减
1
计数。
脉冲。
266
第六章
微型计算机系统接口
(13)
编制程序使
PC/AT
机的计数器
/
定时器
2
输出
2000H
z
的方波。
说明方式控制字和计数初
值是如何产生的？
设频率为
2.38MHz
的时钟脉冲经
D
触发器分频接到
8254
定时器的
CLK
2
端，而
6
OUT
2
端输出
2000Hz
方波要求的计数初值为：
1.1
9
×
10
÷
2000
＝
595
＝
253H
控制字，即
0B
6H
。高
2
位表示对计数器
/
定时器
2
写入，次
2
位表示写
16
位
，再次
3
位设置方式
3
（方波），最后
1
位规定二进制数。
< br>
程序段如下：
MOV AL,0B6H
OUT 43H,AL
MOV AX,253H
OUT 42H,AL
MOV AL,AH
OUT 42H,AL
(14)
简述
8255A
芯片通道
B
方式
1
输入的工作过程，
用了哪几根联络控制线？它们的作用
各是什么？
通道
B
方式
1
输入使用了
PC
2
、
PC
1
、
PC
0
作联络控制线，其作用以及工作过程如
下：
当输入设备数据准备好时，使输入的
STB
信号有效（该信号使用
PC
2
），把输入
数据锁存进该通道的数据寄存
器，
然后通道使输出的
IBF
（使用<
/p>
PC
1
）
有效<
/p>
(
变高
)
，
IBF
有效表明输入设备送来的数据已经送入通道数据输入缓冲器。
只要
CPU
没有从该通道
把数据读走，
IBF
便一直有效，向输入设备表明该通道暂时不能接收新的输
入数据；
直到
CPU
读取该通道中的数
据，
RD
的上升沿使其无效，此时输入设备方可向通道输
入下一个数据。
通道用
PCI
0
作中断请求信号
INTR
（输出，高电平有效）。当
8255A
的通道
B
允许中
断
(INTE=1)
、
且
IBF=1
时，
INTR
输出有效
(
为高
)
。
< br>当
CPU
响应中断并执行中断服务子程
< br>序读取数据后，
INTR
变为无效
(
低电平
)
。
CPU
也可以通过通道
C
读取
B
通道的状态（
D
1
表示
IBF
有效否），用查询方式读入
通道
B
的输入数据。
(15)
用
8255A
作打印机并行接口，请画出接口电路的连接图，并编制用查询方式输出打
印字
符的程序。
设译码器输出的
< br>PPICS
为
0F8H
，
即
A
口、
B
口、
C
口和控制口地址分别为
< br>0F8
H
～
0FBH
，
方式选择控制字为
B
,
通道
A
为方式
1
输出。
设欲输出的
100
个
ASCII
字符存
放在数据段
BUF
开始的存储单元中，
用
8255A
查询方
式输出的程序段如
下：
MOV AL,0A0H <
/p>
设置通道
A
为方式
1
输出
OUT
0FBH,AL
LEA SI,BUF
MOV CX,99
MOV AL,[SI]
;
输出首个字符数据
OUT
0F8H,AL
RLP: IN AL,0FAH
从通道
C
读状态
TEST AL,80H
;
输出缓冲器满吗
?
JZ
RLP
满表示通道
A
中的数据未送至打印机
,
继续查询
INC SI
未满则数
据已送打印机，
CPU
向通道
A
输出下一个数据
MOV
AL,[SI]
OUT 0F8H,AL
LOOP RLP 100
个送完否
?
未完继续
…
(16)
简要说明
8237A
初始化编程的流程和各步中完成的工作任
务。
8237A
的
< br>DMA
通道在使用前必须对之初始化编程，其流程及相应任务如下：
写入命令字确定芯片工作时序、各通道优先级方式、
DMA
请求与响应的有效
电平、是否允许芯片工作等；
写入方式字规定各通道数据传输类型和工作方式；
向通道基本地址寄存器写入基地址确定通道
DMA
传输数据的存储器起始单元
地址（
16
位）
；
向通道基本字节数寄存器写入
DMA
传输的基本字节数；
屏蔽或开放相应的
DMA
通道。
(17)
简述
8237A
-5
的各个通道在
PC/XT
机的具体
用途。
在
PC/XT
机中使用单片
8237A-5
，可支持
4
个
DMA
通道。通道
0
用于对
DRAM
进
行刷新操作，
通道
1
< br>为同步通信保留，
通道
2
用于软
盘
DMA
传输，
通道
< br>3
用于硬盘
DMA
传输。
(18)
系统接口控制逻辑
SICL
有哪些主要功能？简述之。
SICL
接口控制逻辑功能如下：
268
第六章
微型计算机系统接口
?
支持
PC
I
总线操作，数据传输率可达到
133MB/s
；以
PCI
总线频率的四分
之
一支持
ISA
或
EIO
总线操作。
?
增强的
8254
计数器
/
定时器，通过该计数器
/
定时器三个独
立的计数器
/
定时
器通道支持
ISA
总线的系统时钟、刷新请求和扬声器音调控制。
< br>
?
基于两个
82C59A
级联的中断控制器；
有的
SICL
还支持输入
/
输出高
级可编
程中断控制器
I/O APIC
（中断级数增至
24
）及串行中断控制协议。
< br>
?
基于两个
82C37A
级联的
DMA
控
制器，具有
4
个
8
位
DMA
通道（按字节
计数传输）
和
3
个
16<
/p>
位
DMA
通道
（
按字计数传输）
；
某些
SICL
还支持
PCI
设备的分布式
< br>DMA
传输。
?
集成了
U
SB
接口主控器，具有不少于两个
USB
端口，最多可连接
127
个
USB<
/p>
外设。
?
<
/p>
具有
SMBUS
系统总线管理功能：
一个
SMBUS
主接口，
< br>允许
CPU
与
SMBUS
从控器通信；一个
SMBUS
从接口，允许外
部主控器激活电源管理事件。
?
<
/p>
具有电源管理功能：可
MODEM
振铃唤
醒、支持过热报警、具有睡眠
/
恢复
逻
辑。
?
系
统实时时钟管理：有一个后备电源供电的不少于
256
字节的<
/p>
CMOS
SRAM
，支持日期时钟报警。
?
灵活的系统配置
< br>对外部模块进行
16
位端口译码，对所有不同模块实行动
态禁止
/
允许，按系统配置对外设进行
端口译码。
(19)
芯片组中北桥
芯片主要作用是什么？南桥芯片的功能又是什么？分别简述之。
北桥芯片实现系统主控逻辑，负责内存控制和支持高速数据处理等核心任务，
如掌管<
/p>
L2 Cache
、监管内存、支持
AG
P
及
ECC
数据纠错等；南桥芯片负责
管理
I/O
设
备及
PCI-ISA
桥接器等接口，实现
USB
总线传输和
ACPI
（高级能源管理接口）、直至
KBC(
键盘控制
)
和
RTC(
实时时钟
)
等。
(20)
支持
Pentium
4
的芯片组主要有哪些？它们的主要性能怎样？简述之。
有支持
Socket423/478
的
i845
、
i850
系列芯片组，和面向
800MHz
前端频率的
i865
和
i875
系列芯片
组。前者芯片组支持
Socket
423
结构的
P4
处理器，
845PE<
/p>
芯
片组支持
Scket478
结构的
P4
处理器；
后者
能同时支持插座为
Socket 478
的
800MHz
和
533MHz
之<
/p>
FSB
的
Pentium
4
。
第
七
章
习
题
答
案
1.
判断题
FTFFT
TTFTT
TTFFT
T
-
-
-
-
-
-
-
-
-
上一篇：东师《英语语言学》19春在线作业2
下一篇：PIC16F1938单片机编程样例