-
TMS320F28335
中文资料
TMS320F28335
采用
176
引脚
LQFP
四边形封装，其功能结构参见参考
文献。其主
要性能如下：
高性能
的静态
CMOS
技术，指令周期为
6<
/p>
．
67
ns
，主频达
150
MHz
；
高性能的
32
位
CPU
，单精度浮点运算单元<
/p>
(FPU)
，采用哈佛流水线结构，
能够
快速执行中断响应，并具有统一的内存管理模式，可用
C
／
C++
语言实现复
杂的数学算法；
6
通道的
DMA
控制器；
片上
256
Kxl6
的
Flash
存储器，
34
Kxl6
的
SARAM
存储器．
1
Kx16
OTPROM
和
8
Kxl6
的
Boot ROM
。其中<
/p>
Flash
，
OTPROM
，
16 Kxl6
的
SAR
AM
均受密码保护；
控制时
钟系统具有片上振荡器，看门狗模块，支持动态
PLL
调节，内
部
可编程锁相环，通过软件设置相应寄存器的值改变
CPU
的输入时钟频率；
8
个外
部中断，相对
TMS320F281X
系列的
< br>DSP
，无专门的中断引脚。
GPI00~GPI063
连接到该中断。
GPI00
一
GPI031
连接到
XINTl
，
XINT2
及
XNMI
外
部中断，
GPl032~GPI063<
/p>
连接到
XINT3
一
XINT7
外部中断；
支持<
/p>
58
个外设中断的外设中断扩展控制器
(
PIE)
，管理片上外设和外部
引脚引起的中断请求；
增强型的外设模块：
18
个
PWM
输出，包含
6<
/p>
个高分辨率脉宽调制模块
(HRPWM)
、
6
个事件捕获输入，
2
通道的正交调制模块
(QEP)
；
< br>
3
个
32
位
的定时器，定时器
0
和定时器
1
用作一般的定时器，定时器
0
接到
PIE
模块，定时器
1
接
到中断
INTl3
；定时器
2
用于
DSP
／
BIOS
的片上实时
系统，连接到中断
INTl
4
，如果系统不使用
DSP
／
BIOS
，定时器
2
可
用于一般定
时器；
串行外设为
2
通道
CAN
模块、
3
通道
SCI
模块、
2
个
McBSP(
多通道缓冲串行接口
)
模块、
1
个
SPI
模块、
< br>1
个
I2C
主从兼容的串行总线
接口模块；
12
位的
A
／
D
转换器具有
16
个转换通道、
2
个采样保持器
、内外部参考
电压，转换速度为
80
ns
，同时支持多通道转换；
88
个
可编程的复用
GPIO
引脚；
低功耗模式；
1
．
9 V
内核，
3
．
3 V
I
／
O
供电；
符合
IEEEll49
．
< br>1
标准的片内扫描仿真接口
(JTAG)
；
TMS320F28335
的存
储器映射需注意以下几点：
片上外设寄存器块
0~3
只能用于数据存储区，用户不能在该存储区内写
入程序。
OTP ROM
区(0×38
0000~0×38 03FF)为只读空间，存储
A/D
转换
器的校
准程序，用户不能对此空间写入程序。
即使不应用
eCAN
模块，也应使能时钟模
块，将为
eCAN
分配的
RAM
空间
用作一般
RAM
。
如果设置安全代码，存储器区域
Ox
33FF80~0×33FFF5
需全部写入数据
0×0000
，而不能用于存储程序或数据。反之，0×33FF80~Ox33FEF
可以存储数<
/p>
据或程序，其中
0×33FFF0~Ox33FFF5
只能存储数据。
3
仿真工具和开发环境
TMS
320F28335
开发工具有：
标准的优化
< br>C
／
C++
编译／汇编／连接器
，
CCS
集成开发环境，评估板和
XD
S510
仿真器。其中
CCS
是一个界
面友好，功能完善
的集成的开发平台，具有编辑、汇编、编译、软硬件仿真调试功能。<
/p>
4
最小应用系统
采用
TMS320F28335
组成应用系
统，首先考虑
TMS320F28335
所具有的各
种功能是否满足应用系统要求。
如能满足则该系统为最小应用系统。
一个最小应
用系统包括复位电路，时钟电路、电源及存储器等。对于<
/p>
TMS320F28335
，其具
有片上
Flash
，
0TPROM
及
SARAM
存储器在设计最小应用系统时无需考
虑外部存储
器接口问题。
4
．
1
复位电路的设计
复位采
用上电复位电路，由电源器件给出复位信号。一旦电源上电，系
统便处于复位状态，当<
/p>
XRS
为低电平时，
DSP
复位。为使
DSP
初始化正确，应保
证
XRS
为低电平并至少保持
3
个
CLKOUT
周期，同时在上电后
，该系统的晶体振
荡器一般需要
100~200
ms
的稳定期。所选的电源器件
TPS73HD30
l
一旦加电，其
输出电压紧随输入电压，
当输出电压达到启动
RESET
的最小电压时
(
温度为
25℃
时，其电压为
1
．
5 V)
，引脚
RESET
输出低电平，并且至少保持
< br>200ms
，从而满
足复位要求。
4
．
2
时钟电路的设计
向
DSP
提供时钟一般有
2
< br>种方法：一种是利用
DSP
内部所提供的晶体振
荡器电路，
即在
DSP
的
Xl
和
X2
引脚之间连接一晶体来启动内部振荡器；
另一种
方法是将外部时
钟源直接输入
X2
／
CLKIN
引脚，
Xl
悬空，采用已封装晶体振荡
器。
鉴于从资源利用和电路设计的简单性考虑．
该最小应用系统的时钟电路采用
TMS320F28335
内
部晶体振荡器，具体电路如图
l
所示。外部晶体的工作频率为<
/p>
30 MHz
，
TMS320F2833
5
内部具有一个可编程的锁相环，用户可根据所需系统时
钟频率
对其编程设置。图
2
为
DSP
的电源引脚连接电路。