-
可编程逻辑器件
表
PLD
及模拟术语
可编程逻辑器件（
PLD
）及模拟术语表
可编程逻辑器件（
_PLD
）术语表
Architecture
（结构）：可编程集成电路系列的通用逻辑结构。
ASIC
（
Applicatio n Specific In tegrated
Circuit
—专用集成电路）：适合于某一单一
用途的集成电路产品。
ATE
（
Automatic Test Equipme nt
—自动测试设备）：能够自动测试组装电路板和用于
莱迪思
ISP
器件编程的设备。
BGA
（
Ball Grid Array
—球栅阵列）：以球型引脚焊接工艺为特征的一类集成电路封装。可
以提高可加工性，减小尺寸和厚度，改善了噪声特性，提高了功耗管理特性。
Boolean Equation
（逻辑方程）：基于逻辑代数的文本设计输入方法。
Bou ndary Sca n Test
（边界扫描测试
）：板级测试的趋势。为实现先进的技术所需要的多
管脚器件提供了较低的测试和制造成本。
Cell-Based PLD
（基于单元的可编程逻辑器件
）：混合型可编程逻辑器件结构，将标准的复
杂的可编程逻辑器件（
CPLD
）和特殊功能的模块组合到一块芯片上。
CMOS
（
Compleme
ntary Metal Oxide Semico nductor
—互补金属氧化物半导体）：
低成本、低能耗和高性能等特征。
CMOS
是现在
先进的集成电路加工工艺技术，具有高集成、
高密度可编程逻辑器件（
PLD
）的理想工艺技术。
CPLD
（
Complex Programmable Logic
Device
—复杂可编程逻辑器件）
：高密度的可
编程逻辑器件，包含通
过一个中央全局布线区连接的宏单元。这种结构提供高速度和可预测的
性能。是实现高速逻
辑的理想结构。理想的可编程技术是
E
2
CMOS
?
。
Density
（密度）：表示集成在一个芯片上的逻辑数量，单位是门（
gate
）。密度越高，门
越多，也意味着越复杂。
Design Simulation
?
< br>（设计仿真）：明确一个设计是否与要求的功能和时序相一致的过程。
E
2
CMOS
-
（
Electrically Erasable CMOS
—电子可擦除互补金属氧化物半导体）
：莱迪思
专用工艺。基于其具有继承
性、可重复编程和可测试性等特点，因此是一种可编程逻辑器件
（
PLD
）的理想工艺技术。
EBR
（
Embedded Block
RAM
—嵌入模块
RAM
）
:
在
ORCA
现场可编程门阵列
RAM
、只读存储器（
ROM
）、先入先岀（
FIFO
）、内容地址
（
FPGA
）
中的
RAM
单元，可配置成
存储器（
CAM
）等。
EDA
（
Electronic
Design Automation
—电子设计自动化）：即通常所谓的电子线路辅
助设计软件。
EPIC
（
Editor for
Programmable Integrated Circuit
—可编程集成电路编辑器）：
一种包含在
ORCA
Foundry
辑。
中的低级别的图型编辑器，可用于
ORCA
设计中比特级的编
Explore Tool
（探索工具）：莱迪思的新创造，包括
ispDS+HDL
综合优化逻辑适配器。
探索工具为用
户提供了一个简单的图形化界面进行编译器的综合控制。设计者只需要简单地点
击鼠标，就可以管理
编译器的设置，执行一个设计中的类似于多批处理
的编译。
F
max
:
信号的最高频率。芯片在每秒内产生逻辑功能的最多次数。
< br>
FAE
（
Field Application Engineer
—现场应用工程师）：在现场为客户提供技术支持的工
程师。
Fabless
:
能够设计，销售，通过与硅片制造商联合以转包的方式实现硅片加工的一
类半导体
公司。
Fitter
（适配器）：在将一个设计放置到目标可编程器
件之前，用来优化和分割一个逻辑设计
的软件。
Foundry
:
硅片生产线，也称为
fab
。
FPGA
（
Field
Programmable Gate Array
PLD
包
括通过分布式可编程阵列开关连接的小逻辑单元。这种
—
现场可编程门阵列）：高密度
结构在
性能和功能容量上会产生统计变化结果，但是可提供高寄存器数。可编程性是通过典型
的易失的
SRAM
或反熔
丝工艺一次可编程提供的。
:
—种用于
ORCA
现场可编程门阵列（
FPGA
）和现场可编程单芯片系统
（
FPSC
）的软件系统。
FPGA
（
Field
Programmable Gate Array
—现场可编程门阵列）：含有小逻辑单元的高
这种体系结构随着性能和
密度
PLD
，这些逻辑单元通过一个分布式的阵列可编程开关而连接。
功能容量不同而产生统计上的不同结果，但是提供的寄存器数量多
。其可编程性很典型地通过
易失
SRAM
或者一次性
可编程的反熔丝来体现。
可编程器件用于连接
FPGA
门和嵌入的
ASIC
宏单元，从而形成一芯片上系统的解决方案。
GAL ?
（
Generic Array
Logic
—通用阵列逻辑）：由莱迪思半导体公司发明的低密度器件
系统。
Gate
（门）：最基本的逻辑元素，门数越多意味着密度越高
Gate Array
（门阵列）：通过逻辑单元阵列连接的
集成电路。由生产厂家定制，一般会导致
非再生工程（
NRE
）消耗和一些设计冗余。
GLB
（
Gen eric Logic
Block
—通用逻辑块）：莱迪思半导体的
高密度
ispPSI
?
器件的标
准逻辑块。每一个
GLB
可实现包含输入、输岀的大部分逻辑功能。
GRP
（
Global Rout
ing Pool
I/O
—全局布线池）：专有的连接结构。能够使
GLBs
的输岀或
单元输入与
GLBs
的输入连接。莱迪思的
GRP
提供快速，可预测速度的完全连接。
High Density PLD
（高密度可编程逻辑器件）
：超过
1000
门的
PLD
。
I/O Cell
（
Input/Output Cell
—输入
/
输岀单元）：从器件引脚接收输入信号或提供输岀
信号的逻辑单元。
ISP
TM
（
In-System Programmability
—在系统可编程）：由莱迪思首先推岀，
莱迪思
ISP
产品可以在系统电路板上实现编程和重复编程。
ISP
产品给可编程逻辑器件带来了革命性的变
<
/p>
化。它极大地缩短了产品投放市场的时间和产品的成本。还提供能够对在现场安装的系统进
行
更新的能力。
ispATE
TM
：完整的软件包使
自动测试设备能够实现：
1
）利用莱迪思
ISP
器件进行电路板测试和
2
）编程
ISP
器件。
ispVM EMBEDDED
TM
:
莱迪思半导体专用软件由
C
源代码算法组成，用这些算法来执行控
制编程莱迪思
ISP
器件的所有功能。代码
可以被集成到用户系统中，允许经由板上的微处理
器或者微控制器直接编
程
ISP
器件。
ispDaisy Cha in Dow nl oad Software
（
isp
菊花链下载软件）
：莱迪思半导体专用器
件下载包，提供同时对多个在电路板上的器件编程的功能。
ispDS
TM
:
莱迪思半导体专用基于
Windows
的软件开发系统。设计者可以通过简单的逻辑
公式或莱迪思
-HDL
开发电路，然后通过集成的功能仿真器检验电路的功能。整个工具包提
供一套从设计到实现的方便的、低成本和简单易用的工具。
ispDS+
:
莱迪思半导体兼容第三方
TM
HDL
综合的优化逻辑适配器，支持
PC
和工作站平台
lspDS+
集成了第三方
CAE
软件的设计入口和使用莱迪思适配器进行验证，由此提供了一<
/p>
个功能强大、完整的开发解决方案。第三方
I/O-Synario
，
Exemplar Logic
，
OrCAD
，
Synopsys
，
Synplicity
CAE
软件环境包括：
ISDATA
，
Logical Devices
和
Viewlogic
。
Cade nee
，
Date
，
Men tor
Graphics
ispGAL
?
:
具有在系统可编程特性的
GAL
器件
ispGDS
叫莱迪思半导体专用的
ISP
开关矩阵被用于信号布线和
DIP
开关替换。
ispGDX
TM
:
ISP
类数字交叉点系列的信号接
口和布线器件。
ispHDL
TM
:
莱迪思开发系统，包括功能强大的
VHDL
和
Verilog HDL
Synario
，
Synplicity
语言和柔性的在系
统可编程。完整的系统包括：集成了
提供莱迪思
ispDS+ HDL
和
Viewlogic
的综合工具，
综合优化逻辑适配器。
ispLSI
?
:
莱迪思性能领先的
CPLD
产品系列的名称。世界上最快的高密度产品，提供非易
失的，在系统可编程能力和非并行系统性能。
ispPAC
?
:
< br>莱迪思唯一的可编程模拟电路系列的名称。世界上第一个真正的可编程模拟产品，
提供无与伦比的所见即
所得（
WYSIYG
）逻辑设计结果。
ispSTREAM
叫
JEDEC
文件转化为位封装格式，节省原文件
1/8
的存储空间。
ispTA
TM
：莱迪思静态时序分析器，是
ispDS+ HDL
综合优化逻辑适配器的组成部分。包括
所有的功能。使用方便，节省了大量时序分析的代价。设计者可以通过时序分析器方便地获得
< br>
任何莱迪思
ISP
器件
的引脚到引脚的时序细节。通过一个展开清单格式方便地查看结果。
ispVHDL
TM
:
莱迪思开发系统。包括功能强大的
VHDL
语言和灵活的在系统可编程。完整的
系统工具包括
Synopsys
辑适配器。
，
Synplicity
和
Viewlogic
，加上
ispDS+ HDL
综合优化逻
ispVM
System
:
莱迪思半导体第二代器件下载工具。是基于能
够提供多供应商的可编程支
持的便携式虚拟机概念设计的。提高了性能，增强了功能。
JEDEC file
（
JEDEC
文件）：用于对
ispLSI
器件编程的工业标准模式信息。
JTAG
（
Joi nt Test Action Group
—联合测试行动组）：一系列在主板加工过程中的对主
板和芯片级进行功能验证的标准。
Logic
（逻辑）：集成电路的三个基本组成部分之一：微处理器内存和逻辑。逻辑是用来进行
< br>
数据操作和控制功能
的。
Low Density PLD
（低密度可编程逻辑器件）
：小于
1000
门的
PLD
，也称作
SPLD
。
LUT
（
Look-Up Table
—查找表）：一种在
PFU
中的器件结构元素，用于组合逻辑和存
SRAM
）单元。
储。基本上是静态存储器（
Macrocell
（宏单元）：逻辑单元组，包括基本的产
品逻辑和附加的功能：如存储单元、通路
控制、极性和反馈路
径。
MPI
（
Microprocessor In terface
—微处理器接口）：
ORCA 4
系列
FPGA
的器件结
PowerQUIC mP
接口。
构特征，使
FPGA
作为随动或外围器件与
OLMC
（
Output
Logic Macrocell
—输岀逻辑宏单元）：
D
触发器，在输入端具有一个异
或门，每一个
GLB
输出可以任意配置成组合或寄存器输出。
ORCA
（
Optimized Reco nfigurable
Cell Array
—经过优化的可被重新配置的单元阵
列）：一种莱迪思的
FPGA
器件。
ORP
（
Output Routing Pool
—输岀布线池）：
ORP
完成从
GLB
输岀到
I
/O
单元的
这种结构在分配、
锁定
I/O
弓
I
脚和信号
信号布线。
I/O
单元将信号配置成输出或双向引脚。
岀入器件的布线时提供了很大的灵活性。
PAC
（
Programmable Analog Circuit
—可编程模拟器件）
：模拟集成电路可以被用户编
程实现各种形式的传递函数。
PFU
（
Programmable Function Unit
—可编程功能单元）：在
ORCA
器件的
PLC
中
的单元，可用来实现组合逻辑、存储、及寄存器功能。
PIC
（
Programmable
I/O Cell
—可编程
I/O
单元）：在
ORCA FPGA
器件上的一
组四个
< br>PIO
。
PIC
还包含充足的布线路由选择资源。
Pin
（引脚）：集成电路上的金属连接点用来：
1
）从集成电路板上接收和发送电信号；
2
）将集成电路连接到电路板上。
PIO
（
Programmable
I/O Cell
—可编程
I/O
单元）：在
ORCA FPGA
器件内部的结
构元素，用于控制实际的输入及输出功能。
-
-
-
-
-
-
-
-
-
上一篇：描写风的词语和成语有哪些
下一篇：常用超声医学术语,缩略语中,英文对照