-
.
cadence
笔记
焊盘设计：
1
drill/slot symbol-----
设置在钻孔的可视符号，
在
NC legend-1-4
层中显示的钻孔的表
示符号，取决与这里的设置。
2
drill/slot hole
中
plating
的设置要注意。
3 allow
suppression of unconnected internal pads?
4 regular pad-->
当焊盘用走线连接时所
使用的焊盘图形；
Thermal
relief-->
当焊盘用
dynamic
shape
连接时所使用的焊盘挖
空图形（当该层不定义时，则不挖空，可从下
拉列表中选择图形形状和大小，也
可使用
flash
）；当焊盘不连接时内电层的镂
空图形。
5
如果是用于在不同的层之间电气连接的过孔，
则
thermal relief
可以不设置
（即为
null
）
，
若是
通孔焊盘，则需要做
Flash
焊
盘，以增加热阻
,
利于焊接
6
如果是用于
B
GA
的过孔，则
solder
和
paste
层可设置为
null
7
按照
IPC
< br>标准，
soldermask
比正常焊盘大
0.1mm
（直径还是半径？）
即
< br>4mil,pastmask
和焊盘一样大
8
焊盘的命名，表明焊盘的形状，尺寸。
antipad-->
用于经过
p
lane
层
（即负片）
的过孔与非相同
网络的
dynamic shape
的隔离，
< br>在布线层（即正片）中不起作用，布线层（即正片）中其功能由
rule
代替，设计时以钻孔
大小为参考标准而非
FLA
SH
termal relief->
用于经过
plane
层（即负片）的过孔与相同网络的
d
ynamic shape
的连
接（有图形的地方被挖空），在
布线层（即正片）中不起作用，布线层中其功能由
rule
代<
/p>
替
regular
pad-->
过孔在走线层中的焊盘形状
可编辑
.
对于不同网络的铺铜和过孔（作为焊盘时）的间距在
spaci
ng
中设置，对于相同网络的铺
铜和过孔（作为焊盘时）的间距
（
thermal
releif
）在
same net spacing
中设置
,
连接方式
在<
/p>
setup->shapes->edit global dynamic shape
parameters
中设置
.
所以，在设计一般的过孔（不用于焊盘）时，布线层，可仅
设置
regular pad,
参考平面层
可仅设置
regular
pad
和
antipad
注：焊盘和
shape
连接方式都可以在
setup->shapes->edit global dynamic shape
parameters
中设置
9
如何创建自定义图形的焊盘：
创建焊盘图形（
file->new->shape
symbol;shape;merge;creat
symbol
）；
创建
soldermask
图形
;
创建焊盘
封装设计：
1
在
allegro
中新建
pa
ckage symbol
2
设置图纸大小，单位制，精度，网格
3
放置引脚
4
在
package geometry->assembly
top
中添加图形（
line
）
5
在
package geometry->silkscree
n
中添加图形（
line
）
6
在
package geometry->place_bou
nd_top
中添加图形（区域）
7
添加参考编号
ref_des->assembly_top
& ref_des->silkscreen_top
8
file->creat symbol
生成相应的
psm<
/p>
文件
可编辑
.
通孔封装（
25
< br>）
1
< br>创建
FLASH
：
add->f
lash
命令。
flash
内径大于焊
盘钻孔直径，钻孔较小时，差值可以
小一点，例如
5mil
左右，钻孔较大时，差距要设置地大一点。
2
设计焊盘，通常通孔直径比引脚直径大
10-12
个
mil
。
3
设计封装
注意：在焊盘设计时，钻孔要根据应用选择
ploted
或
non-ploted,
对应地在封装设计时，<
/p>
选择
connect
或者
mechanical
封装设计要素：引脚；
package
geometry->(place_bound_top&silkscreen&assembly_to
p); refdes->(assembly_top
&silk_screen)
封装的设计可用
wizard
完成
建立电路板
（
27
）
1
新建
BOAR
文件
2
设置电路板工作环境
3
在
BOARD geometry
中创建板框（
manufacture->demension
/draft->chamfer or
fillet
平滑）
4 setup->areas->route keepin
5 setup->areas->package keepin(z-copy)
可编辑
.
6
设置层叠结构
setup -> cross secssion
7
内电层铺铜（
z-copy:
选中
creat dynamic shape
）
编辑环境的设置：
DRC marker size -------design parameter
editor
cline endcaps -------design
parameter editor
原理图与
PCB
交互布局
1
在
orcad capture
cis
中打开
preferences
选项卡，勾选
enable intertool
communication
2
在
PCB
中激活
place
manual
面板
2
在原理图里面左键选中元件，右键点击，
PCB editor select
按属性摆放：
1
在原理图中添加元件属性
2
创建网表（
setup
中修改配置文
件
'
添加的属性名＝
YES'
，将属性激活
,
勾选
c
reate or
update pcb editor
board,
勾选
allow user defined
properties
）
如果提示有如下错误：
*.brd
文件
locked,
则在
PCB
编辑器中关掉
b
rd
文件，再试。注
:
在
file properties
中可以
锁住文件，
也可以解锁
3
将网表导入
PCB
文件（选中）
creat user-
defined properties
可编辑
.
按
ROOM
放置
(34)
1
在
PCB
中设置元件的
ROOM
属性值
(
使用
edit property
命令，使用时在
FIND
中选中
co
mp)
也可在原理图中设置
RO
OM
属性（使用
edit property
< br>命令，
filter
中选择
ca
dence-allegro
，重新生成网络表，再导入
PCB
）
2
在<
/p>
PCB
中画
ROOM
的区域
setup->room outline
3
在
QUICK PLACE
中按
ROOM
的属性摆放
问题：在
PCB
中设置元件属性
时没有找到
ROOM
属性
原因已找到，
是因为在执行
EDIT
PROPERTY
命令时，
在
FIN
D
选项卡中的
FIND BY NAME
下没有选中
COMP(OR
PIN)
选项。
可在
QICK PLACE
中选
ALL
选项，把所有的元件放进来，布局时使用
MOVE
命令，结合
使用
FIND
选项卡，可很方便的选中元件并放置。
约束驱动布局？
规则设置：（
15.7
）
1
设计规则
2
设置网络的物理属性
3
将规则和网络对应起来
XNet:
为元件添加信号完整性
仿真模型之后，
在规则的设置中，可以以
XNet
来设置规则。
即电阻
两端的网络看作同一个网络。可
在
OBJECT
中方式右键选择网络显示的方式。
可编辑
-
-
-
-
-
-
-
-
-
上一篇：软件测试工程师入门常用工具及测试术语
下一篇：描写雪的词语和句子