-
《集成电路
CAD
》
课程设计报告》
——
两输入或非门的设计
班
级：
学
号：
姓
名：
指导教师：
一、设计要求
（
1
）绘制电路图
a
、明确电路结构；
b
、明确电路中器件的类型、数目；
c
、明确电路中端口的数目以及所联接的信号类型；
d
、
确定
MOS
的宽长比，
确定
MO
S
管的尺寸，
沟长采用所用工艺规定的最
小条宽的整数倍。
（
2
）根据电路结构绘制版图
在正确的电路结构基础上，绘制版图：
a
、要求版图中电路的元件数目、类型以及尺寸与所画电路结构保持一致；
b
、要求元件之间连接正确，并与所确定电路结
构保持一致；
c
、要求版图中电路的
端口数目、位置与所确定电路保持一致；
（
< br>3
）
DRC
验证
绘制版图后要进行
DRC
验
证：
a
、采用
DRC
规则文件对绘制版图进行
DRC
校验；
b
、根据校验提示语句修改
版图直至正确为止，提交正确的
DRC
校验结果。
（
4
）撰写课程设计报告
按以下要求书写：
a
、报告严格按照以下提供模板格式书写；
b
、报告内容要含有原电路电路图以及所绘制版图的截图；
c
、报告内容要含有
DR
C
校验结果（相关截图以及文件）
。
二、设计目的
1
、熟悉
candence
软件，并掌握其各种工具的使用方
法。
2
、用
cadence
设计一个三输入或非门，并画出仿真电路、版图、并验证其
特性。
三、设计的具体实现
1.
电路概述
二输入或非门有两个输入端
A
和
B<
/p>
以及一个输出端
Q
，当
< br>A
端或
B
端为
< br>高电平时输出为低电平，
当两个输入都为低电平输出才为高，
表达式如下所示：
Y
?
A
?
B
1
图
1
A
0
0
1
1
B
0
1
0
1
Q
1
0
0
0
或非门的电路符号和真值表如图
1
所示
：
图
2
由于此次是用
< br>CMOS
管构建的二输入或非门，
而
CMOS
管的基本门电路有非
门、与非门、或非门等，所以
直接用
CMOS
管搭建出二输或非门电路。原理图
如图二所示。
e
简介：
C
adence
公司的电子设计自动化（
Electronic
Design Automation
）产品涵盖
了电子设计的
整个流程，包括系统级设计，功能验证，
IC
综合及布局布线，
模
拟、混合信号及射频
IC
设计，全定
制
集成电路设计，
IC
物理验证，
PCB
设计
和硬
件仿真建模等。本次设计是基于
cadence
工具的三输入或
非门的电路和版
图设计。
3.
两输入或非门电路设计和逻辑仿真
进入红帽
4
系统，
打开终端输入
cd Artist446
进入
Artist446
目录，
输入
icms
2
&
命令运行
Cadence
软件。
在打开的
CIW
的窗口选择
tools
→
Library
Manager
建立
一个新的库文件
myLib
，在创建一个新的
< br>cellview
（
1
）在
schematic
窗口中选择
Tools
→
Analog
Evironment,
打开模拟窗口
（
2
）
setup
→
simulator
/directory/host
…
,
在弹出窗口中确认
simulator
项是
spectre.
< br>单击
ok
。
< br>（
3
）
setup
→
Model Library s
etup
，做如下输入，然后
add
。
选择
Analyses
→
Choose
，在坦诚的窗口中吧
stop
time
设为
50u
（
4
）选择
outputs
→
save all.
1
、
选择
outputs
→
to
be
plotted
→
select
on
schematic
，然后在<
/p>
schematic
窗口中依次选择
A<
/p>
、
B
、
C
、
Y
为输入和输出，选择之后按
ESC
。
（
5
）选择完毕后窗口如下图所示
3
（
6
）选择
Simulation
→
Netlist
→
Create
（
7
< br>）选择
Simulation
→
Run
4.
版图设计
:
登录
Linux
系统，
启动终端，
cd Layout
进入版图目录，
然
后以
layoutPlus
&
运行版图设计软件，进行版图设计。
?
nmos
版图设计
设计规则（允许的最小尺寸）
4
1.
n
diff overlap of contact
0.9u
2.
c
ontact minimum width 0.6u
3.
c
ontact spacing 0.6u
4.
c
ontact to gate spacing 0.6u
5.
p
oly extension 0.6u
6.
m
etal overlap of contact
0.4u
[1]
、在
CIW
窗口中，选择
File
→
Open
(
若无
nmos
Cell
，
则建立
New)
，
打开
nmos
版图设计窗口，参
数如下：
Library
Name
design
Cell Name
nmos
View Name
layout
OK
[2]
、画
poly
：在
LSW
窗口中选择
poly
dg
为当前层，
Create
→
Path
画出
nmos
的门极，按回车或双击鼠标完成绘制。
[3]
、画
ndif
f
：在
LSW
中选择
< br>ndiff
dg
为当前层，
Create
→
Rectangle
画
一矩形。
Edit
→
Move
移动
ndiff
层，把它放在合适的位置。
< br>
[4]
、画
nmos
器件源、漏极的外连接
contact
：
metal1 dg
为当前层，在源、漏极
画尺寸为
1.4um*2.6um
的矩形；
contact dg
为当前层，在源、漏极各画两个尺
寸为
0.6um*0.6um
的
con
tact
。
[5]
、选择
Window
→
Create Ruler
，并配合
Stretch
命令调整版图。
[6]
、
Sav
e
存盘，关闭
nmos
版图窗口。
5
6