Allegro中网络表的导入以及回编到Capture中的一些注意事项

例如：

Layout

工程师会对

PCB

上的零件作

swap

，

rename

等动作，为 了保持

PCB

与原理图的统一必须把

P CB

中更改的内容回编到

原理图中。

用

Capture

设计的原理图转入< /p>

Allegro

中有两种方式：

第一种，第三方软件导入

netlist

的方 式

第二种，针对

Cadence

产品的直接导入方式，也称为新转法

下面内容将会对这两种方式的特定和操作做相应介绍。

第一种，第三方软件导入

netlist

的方 式

优点

： 在

Capture

中定义可以相对简单，

缺点

：导入网络表和回编原理图都相对复杂，导入时需要< /p>

Device file

，回编时需

要提供

.swp file

主要特点：

这种方式是

Capture 9.2

以 前的版本产生网络表导入

Allegro

的唯一方法，就是通< /p>

过

Capture Create Netlist

的

Other

方式，格式选

就可以了，现在很多公

司还常使用这种方式。注意，在

9.2

以后的

Capture

< br>中已经取消了这种转法，不过

用户可以在

9.2

以前的版本中将

复制到

9.2

以后的版本，放置路径预设

C

：

CadencePSD14.1CaptureNetforms

，就可以使用这种转法了。

这种方式 的主要优点：在

Capture

中原理图的整理相对简单，主要 缺点：导入网

络表和回编原理图都相对复杂，导入时需要

Dev ice file

，回编时需要手动提

供

.swp file

产生和导入网络表操作步骤：

1.

在

Capture

中

Create netlist

选择

方式出现下图窗体：

注意：

{PCB Footprint}

前面需要加

“

!

”

，加叹号的作用是防止导入

Allegro

中产生

错位

因为

PCB Footprint

< br>名和

Device

一般相同，

这 里的

{PCB Footprint}

产生网络表时

对应的是

Device

项

2.

Import netlist preparing

因为

Devi ce

中包含可以

Footprint

信 息，所以网络表种

PACKAGE

部分只需包含

Device

和

Reference

< br>就可以其它都可以省略。

产生

Device

的几种方式：

1

.

手动编写

2

.

9.2

版 的

Capture

有种转发直接产生

3

.

通过

Sk ill

产生

3

.

Import netlist

在

Allegro

中选择

Import Logic

选择

Other

出现下面窗体，选择

Netlist

的路径注意 ：

要把

Device

文件放在当前工作 路径或

Env

中预先定义好的

Devi ce

路径中

?

只做语法检查

?

取代现有的

Logic

?

追加

device file

到

?

当

netin

时零件有改变就把相

应

net

走线删除

< /p>

?

忽略

Fixed

设定

然后点击

Import Logic

就完成导入网络表了

从< /p>

Capture

回编到

Allegro

中（

Backannotation

）

目的：保持

PCB

< br>与原理图同步

主要回编内容：

1

.

Rename

后的

reference

2

.< /p>

Pin

、

Gate

做了

swap

可以从

Captur e

着手，

Capture

在执行

Back annotate

时选择

Layo ut

，出现下面窗

体：

回编需要的只有一个

*.Swp

文件

把

Alle gro

中更改的

Reference

以 及做过

swap

的内容编辑到这

*.S wp

就可以了，具

体这文件的格式可以参考下面内容：