关键词不能为空

当前您在: 主页 > 英语 >

ORCAD使用技巧分解

作者:高考题库网
来源:https://www.bjmy2z.cn/gaokao
2021-03-02 19:59
tags:

-

2021年3月2日发(作者:闪电战)


1


、实际使用中,同一个


schematic


folder


下的


page

< p>


port


是可以实现互连的,对于总线信


号的标注


,


要加注


o ff-page


,而且都是有方向的,但方向性不会影响网表的生成,在做


DRC


时会有警告。



IC



datasheet


一般是从生产商 的网站上


down


的,中文网站中


/< /p>


的资


料库较全,可以试试看,引脚的方向是指的

< br>type


吗,若不做仿真就不用管它。



2



FANOUT


布线:延伸 焊盘式布线。



为了保证


SMD


器件的贴装质量,一般遵循在


SMD


焊盘上不 打孔的原则,因此用


fanout



线 ,从


SMD


器件的焊盘向外延伸一小段布线,再放置

< p>
VIA


,起到在焊盘上打孔的作用。在


LAYOU T PLUS


中,用


AUTO/Fanout/Board< /p>


,实现


fanout


布线。先要设置好< /p>


FANOUT


的参


数。在自动布线前要对


PCB


上各


SMD

器件先


FANOUT


布线。



3



现在顶层图上有四个模块,

< p>
选中任一模块后,


按右键选


Descend Hi erarchy


后可进入子图,


现在子图已画好,


如何在顶层中自动生成


PORT


< br>


而不用自己一个一个往上加


PORT

< br>?


(子


图中已给一些管脚放置了


PORT




阶层式电路图的模块


PIN


脚要自己放置。选中模块后用


pla ce


pin


快捷菜单。自动应该不可


能。



4


、只是想把板框不带任何一层


,


单独输出


gerber


文件


.


该咋整


?


发现在


layout


自带的模板中, 有一些关于板框和尺寸的定义,都是在


notes


层。所以你也 可


以在设定板框时,尝试单独将


obstacle


type


设定为


board


outline,



obstacle


layer


设定为


< br>notes


,当然要在


layers

对话框里添加上


notes


层,再单独输出


notes



gerber


文 件



5


、层次原理图,选中,右键,< /p>


Descend Hierarchy




出现错误:


Unable to descend part.




建议重新设置层级、重新设置属性后就可以了



6


、层次原理图



是什么概念呢?



阶层电路就是将经常 要用到的原理图


(如半加器)


作为一个模块,

< br>不禁可以是设计版图简洁,


而且便于其他设计引用



7


、有关


ORCAD


产生


DEVICE


的问题




ORCAD



DEV ICE


文件时,它只默认原理图上所显示的元件的


PIN


连接来出,悬空的


PIN


< br>DEVICE


里的


PINCOUNT

没有统计进去,


而且确定不了元件


PIN


的数量


(由于悬空


没有显示)这样的话,做封装的时候 很容易做错,如果没有


DATA SHEET


的话。



怎么样才能避免这 个问题呢?在


ORCAD


里面如何显示元件的全部


PIN


呢?



原理图的脚和 封装的脚有关系吗?做封装当然不能看原理图做了。找


DATASHEET


建封装


库吧



8

< p>



ORCAD V9.23

中如何更改


PIN



< p>
NAME





NUMBER



字体的大小和

< br>PIN


的长短,


以及


GRID< /p>


的间距?



pin


的长短:选择元件点击鼠标右键,


edit


part,


选择管脚鼠标右键


/edit


properties/shape.




name



number


字体大小是固定的,无法修改。



9< /p>


、请问如何在


orcad


中填加新的元气 件



方法一


:


在原理图中加好元器件后


,ECO



LAYOUT



.


方法二


:


直接在

LAYOUTL


图里面用


TOOL--->COMPONE NT--->NEW


功能增加元件


.


10



ERROR: [DRC00031]



Package has same name but different source library


这是因为是什么原因


?


可能是有两个 元件使用相同的元件序号。


(我怎么看是:相同的封装来自不同的源连接


库??)



11


、为什么会出 现删除管脚连带元气件一起被删除呢


?


可能是你选中了元件,注意观察元件周围有没有出现虚线框



12




c apture



copy


元件处理的问 题



我的图是从其他


*.DSN


图上


copy


过来的



别人的图只有


*.DSN




*.opj


文件


copy


过来以后的图发现上面的


part


的属性里


source library



source package


都不能改



我看了


capture


的资料,里面说



Caution




An attached schematic folder or other file external to the project or


library is not stored with the project or library. If you copy or move


the project or library to a new location, you must also move or copy


the attached object to keep them together. In addition, you may


need to edit the path to the attached schematic folder or file if you


move the project to a new location with a different directory


structure.



大意是说< /p>


copy


的时候还有其他的附件也该一起


copy


,然后修改路径



我想请问, 像我现在这种情况,该怎么办呢,从新输入元件一个一个的修改



还是有其他的好办法。



< p>
ps



copy


的原文件 无法获得更多的资料了。



没必要改的



,原理图到


PCB


LAYOUT


传递的网表信息只是


PART


REFERENCE



PCB


FOOTPRINT


而已,你只要改


FOO TPRINT NAME


就行了,至于


SOURCE LIB



SOURCE


PACKAGE


能不能改,无所谓



(注:只有你的元件的


PCB FOOTPRINT


项是空的,才会用到


SOURCE PACKAGE




13


、有什么快捷的办法让所有元件的封装以及值输出来



原理图是


orcad/capture


,加

< br>powerpcb


利用


BOM


表输出在


COMBINED PROPERTY STRING


项中加上


{PCB FOOTPRINT}


14



请问高手



我在画电路图时



因为这个电路图是别人给我的



我要进 行修改,


可是元件


库里有些元件是没有的



我要如何操作才能更快的得到想要的元件呢



我不想复制;


是因为


这个元件建立的不对。如果说这 个电路图中有的元件少


PIN



怎么样才能加上去呢



急呀



谢谢先了!



选择元件,然后点击右键选


edit part


修改就可以了



15


、请问大虾们,


orcad


如何导入

< p>
powerpcb?





tools/create netlist/other/ ,


输出文件名后缀改为


.asc


即可。



16




capture DRC


时出现:


Off-Grid Objects



session


log


中出现


Off-Grid


Objects


,我看了


help


文件,但还是不明白什么叫


Off-Grid


Objects





Reporting Off-Grid Objects


R78 - 08-POWER/LED/JTAG/CLOCK/OM (177.80, 222.50)


C128 - 08-POWER/LED/JTAG/CLOCK/OM (93.98, 49.53)


C129 - 08-POWER/LED/JTAG/CLOCK/OM (106.68, 49.53)


R81 - 08-POWER/LED/JTAG/CLOCK/OM (35.31, 271.78)


F1 - 08-POWER/LED/JTAG/CLOCK/OM (59.18, 38.10)


R75 - 08-POWER/LED/JTAG/CLOCK/OM (152.40, 208.53)


C121 - 07-LCD (137.16, 133.48)





snap to grid


关掉后, 元件就不是按照网格来放置的。所以统计是会出现这样的提示



请问有办法把


not off-grid


的器件修正吗?



解决方法是在


erc


的时候把这个选项关了



17



CAM


输出的文件< /p>


,


为什么电源和地的那层好象看不到什么内容

,


是不是所有的


PCB



CAM


输出都是这样的?



看的到的,应该



是十字化焊盘



18

< br>、有没有好位大位知道怎么将


PADS


文件转换成


ORCAD


文件呀?有的话,请赐教!


~



谢谢




PADS


文件输出为


ASC

< br>格式,在


ORCAD


中应该就可以导入了。



19


、在用


CAPTUR E


时先画了个元件放到图上去了,后来发先画的有点问题,就回到那个

< br>元件库修改了一下,


在回到原理图上,


怎么也不能将新改 的元件放上去它还是用的原先的那


个了,我想应该可一更新的吧!那位帮忙看一下呢?< /p>



在画的原理图上点中该无件


,


然后右键弹出菜单


,


有个


edit


part


功能


,


进去后你就修改它好了


,


修改完后就

< p>
update current


就行了


.


一定改得过来的


.


20



如何用


ORCAD


编写

< p>
CPLD?


我想用


ORCAD


CPLD



同时进行仿真。


但不知如何用?



有很多专业工具可以做这 个工作,为何要用


Orcad




可以推荐很多:如


Maxplus,foundation,syn plicity,synosys,xilinx ISE


具体选哪个要看你用哪个公 司的


cpld



21


、我用


Orcad


画完原理图 ,想用


Powpcb



PCB


现在问题是


Orcad


中元件的封装的库如何 加入,让


Powpcb


知道是采用什么封装的呢



这些


PCB


封装是在


Orcad


里画还是在


Powpcb


里画呢?特别是自己命名的一个新封装



封装在


POWERPCB


里画。在


ORCAD



CAPTURE


里设定每个元件的< /p>


FOOTPRINT



POWERPCB


里的封装名相同即可



22

< p>
、我准备用


ORCAD


作原理图,然后作成


allegro


的网络表,可是我添加元件库的时候却


发现可以添加


*.olb



* .lib


的库,请问两种库分别用在什么场合?




allegro


中何处可以看到元件封装库?



*olb


是图形符号库文件即是原理图库 ,


*.lib


是仿真模型描述库文件利用


Spice


语言对


Capture


中 的图形符号进行功能定义与描述。


*.llb



PCB


封装库文件。




olb


那个


.lib



DOS


版本的

< p>
Capture


的元件库文件


< br>23


、在修改元件序号,逻辑门与管脚时,要按规则编辑一个叙述如何修改的文字 文件



*SWP




请问编辑的文字文件件是不是有一定的要求?因为


CHANGEREF


这项必须要


大写才可以 改,



GATESWAP


< p>
PINSW


AP


有几次改不过来,


在原理图上总报错,


为什么?




24


、請問怎么可以把


orcad


原理圖上的元件存到指定的元件庫里



选中元件点


EDIT PARTS


,在编辑窗口选另存为。



25



EMC


需要在设计初期就要考虑 ,现转贴一个,与大家分享




EMC实践知识




1电磁兼容设计中的实践知识




●什么是电磁兼容性问题?





电磁兼容问题可以分为两类,


一类是 电子电路、


设备、


系统在工作时由于相互干扰或受


到外界的干扰,


使其达不到预期技术指标。


如装于机 柜内的由微处理器构成的控制电路受到


装在同一个机柜内的马达的干扰的问题。


另一类电磁兼容问题,


设备虽然没有直接受到干扰


的影响,


仍达不到规定的功能性指标,


但不能通过国家的电磁 兼容标准,


如计算机设备产生


超过电磁发射标准规定的极限值, 或在电磁敏感度、静电敏感度等方面达不到要求。



●电子产品要满足那些电磁兼容标准?





军用产品要满足GJB151A-97、GJB152A-97



标准,民用设备要满


足GB9254、


GB6833等标准或行业内规定的有关标准。


军用标准比民用标准严格


得多。


无论那一种标准,


其测试都是十分复杂的,


并对测试环境和设备有严格的要求,


因此


测 试要到指定的实验室进行。



●使设备达到电磁兼容状态的技术有哪些?





为了使设备或系统达到电磁兼容状 态,


通常应用印制电路板设计、


屏蔽机箱、

电源线滤


波、信号线滤波、接地、电缆设计等技术。



●做电磁兼容设计时有那些文献资源可以利用?





国外在电磁兼容设计方面有许多手 册可以参考,


国内除了一些国外设计规范的中文译本


外,还有“ 电磁兼容工程设计手册”


。如果要系统地学习电磁兼容知识,可以参考“电磁兼


容原理”


。另外北京瑞特电子技术公司编辑的《电磁兼容与电磁干扰抑制 技术》刊物,提供


了实用而新颖的内容。





2电磁屏蔽技术与材料



< p>


.


1电磁屏蔽的效果如何评价?





屏蔽体的有效性用屏蔽 效能(SE)来表示,屏蔽效能的定义为:







SE=20


lg(E1/E2) dB


式中,


E1是没有屏蔽体时测得的场强,


E2是有屏蔽体时测 得的场强。


屏蔽效能与场强衰


减的关系如表2-1:

< p>



表2-1屏蔽效能与场强衰减的关系




屏蔽前场强



屏蔽后的场强



衰减量



屏蔽效能


(dB)



1 0.1 0.9 20



1 0.01 0.99 40



1 0.001 0.999 60



1 0.0001 0.9999 80



1 0.00001 0.99999 100



1 0.000001 0.999999 120








屏蔽效能越高,

< br>每增加20dB的难度越大。


民用设备的机箱一般仅需要40dB左右

< p>
的屏蔽效能,而军用设备的机箱一般需要60dB以上的屏蔽效能。




●什么材料可以作为屏蔽材料?





具有较高导电、

< br>导磁特性的材料可以作为屏蔽材料。


常用的屏蔽材料有钢板、

铝板、铝


箔铜板、


铜箔等。


随着对 民用产品电磁兼容性要求的严格化,


越来越多的厂家采取在塑料机


箱上镀镍或铜的方法来实现屏蔽。




●电磁屏蔽与静电屏蔽有什么不同?





电磁屏蔽指的是对电磁波的屏蔽,


而 静电屏蔽指的是对静电场的屏蔽。


静电屏蔽要求屏


蔽体必须接地 。影响屏蔽体电磁屏蔽效能的不是屏蔽体接地与否,而是屏蔽体导电连续性。


破坏屏蔽体 的导电连续性的因素有屏蔽体上不同部分的接缝、


开口等。


电磁 屏蔽对屏蔽体的


导电性要求要比静电屏蔽高得多。




●材料的屏蔽效能只与屏蔽材料有关吗?





不是,


对 于实际的屏蔽机箱,


屏蔽效能在更大程序上依赖于机箱的结构,


即导电连续性。


机箱上的接缝、


开口等都是电磁波的泄漏源。< /p>


穿过机箱的电缆也是造成机箱屏蔽效能下降的


主要原因。


解决机箱缝隙电磁泄漏的方法是在缝隙处使用电磁密封衬垫。


电磁密封衬 垫是一


种导电的弹性材料,它能够保持缝隙处的导电连续性。





机箱上开口的电磁泄漏与开口的尺 寸、


辐射源的特性和辐射源到开口的距离有关。


通过

< p>
适当的设计开口尺寸和辐射源到开口的距离能够满足屏蔽的要求。


必要时可 以使用截止波导


管来达到即有开口又能阻挡电磁波的目的。





屏蔽机箱上绝不允许有导线直接穿 过。


当导线必须穿过机箱时,


一定要使用适当的滤波

< p>
器,或对导线进行适当的屏蔽。




●为什么实际屏蔽体的屏蔽效能往往远低于屏蔽材料的屏蔽效能?





这是因为大部分设计人员在设计屏 蔽箱时是按照静电屏蔽原理进行的,


只重视了机箱的


接地,而忽 视了机箱的导电连续性和穿过机箱导线的处理。




●电磁密封衬垫有许多种类,它们各有什么特点?





电磁密封衬垫有一个共同的特点:


弹性和导电性。


任何具备这个特性的材料都可以作为

< p>
电磁密封衬垫使用。根据这个要求,现在有各种各样的电磁密封衬垫主要的几种如下:





< br>a.


导电橡胶:在橡胶中掺入导电颗粒,使这种复合材料既具有橡胶的弹性,又具 有金属


的导电性。


但由于要具有良好的屏蔽性能,


需要在橡胶中掺入重量达75%以上的导电颗粒,


这已经破坏了橡胶的结构,


实际的导电橡胶已经没有了纯橡胶的弹性好、


拉伸强度高等特性 。





< /p>


b.


双重导电橡胶:


与传统的导电橡胶的 区别在于,


它不是在橡胶所有部分掺入导电颗粒,


而仅在橡胶的 外层掺入导电颗粒,


这样获得的好处是既最大限度地保持了橡胶的弹性,


又保


证了导电性,是一种新型的屏蔽材料。这种材料的另一个优点是价格低。< /p>






c.


金属编织网套:用金属丝编织成的空心网套。这种材料具有弹性和 导电性。






d.


橡胶芯编织网套:


以橡胶为芯的金属编织网套。


这种材料由于以弹性很好的橡胶为芯,


因此弹性很好并且很耐压。


另外由于金属网套具有很好的导电性,


因此这种复合材料具有很


好的弹性和导电性。






e.< /p>


螺旋管衬垫:用不锈钢或铍铜卷成的螺旋管,具有很好的弹性,同时由于不锈钢和铍


铜都是较好的导体,


因此满足弹性和导电性的要求。

< br>特别是用镀锡铍铜卷成的螺旋管具有很


高的导电性,是目前屏蔽效能最高的屏蔽材 料。






f.


指形簧片:用铍铜作成的弹性簧片材料。

< br>





g.


定向金属导电橡胶:在橡胶中填充方向一致的金属丝,利用橡胶的弹性和金属丝的 导


电性。




●各种电磁密封衬垫各有什么特点?





比较电磁密封衬垫的性能通常从屏蔽效能、弹性、压缩永久形 变、


有无环境密封性、价


格等几个方面比较。常用衬垫的比较如 表




在设计印制电路板时,设计的目的是控制下述指标:





a.


来自PCB电路的辐射;





b.


PC B电路与设备中的其它电路间的耦合;





c.


PCB电路对外部干扰的灵敏度;





d.


PCB上各种电路间的耦合。





这主要通过关注PCB的布图和设 计,将阻抗的不连续性减至最小和使用低幅值信号


(如有必要)来实现。





如果使用的时钟速率高 于10MHz,


大多使用具有掩埋接地层的多层板设计。


如果其


价格过高,则可使用保护带(


Guardbanding


)结构,亦即信号印制线的每侧均接地。





各种元件要安排得使干扰和敏感电路相隔开;


时钟印制线、


总线和芯片要与I/O线和


连接器隔开; 时钟运行速率应最低,


并垂直于信号印制线布放;如果时钟电路不在板上,那

< p>
其应靠近连接器布放。另外,时钟电路应位于板的中心,以有助于板上分布的印制线最短。


输入/输出芯片应在相应的连接器附近。


利用靠近驱动器的电阻、


电感和铁氧体珠对输出电


路进行衰减。各种类型电路及其接地应被分开 。





对于 高频设计,布图要象对待信号传输环境一样,需要使用阻抗不连续性最小。





在整个PCB设计过程中,


应经常利用有益的去耦实践,


要充分使用旁路技术。

< br>一般来


说,这将利用0.1到1.0


μ

< br>F的陶瓷电容。旁路电容要布放在接近IC之处。



将电 源总线布得尽可能靠近接地,


这样不但使电源总线环路的面积最小,

而且能减少辐


射。电源线要在PCB接口处进行滤波。


< /p>


26


、求教


protel


的图怎么能转换成


orcad


能打开的



要先把


PROTEL


导出为


ASCII


文件,再用


capture



file------import


design


才行,我用


过,可以的



27


、图中的红色框框的字怎样才能对齐


,


我移动文字时总是对不齐


.

-


-


-


-


-


-


-


-



本文更新与2021-03-02 19:59,由作者提供,不代表本网站立场,转载请注明出处:https://www.bjmy2z.cn/gaokao/692587.html

ORCAD使用技巧分解的相关文章