-
Cadence What’s New in Allegro PCB Editor
16.5(Allegro16.5
新增功能
)
发布时间
: 2011-08-15
Cadence Allegro PCB Editor
16.5
新增了
Embedded Component De
sign
，允许器件嵌入到板层内
部设计，
同时在软件界面、
PDF
输出、
尺
寸标注、
3D
视图、
差分布线、
HDI
、
DFM
、<
/p>
ECAD-MCAD
、
RF PCB
等功能上做了提升，使软件功能更加完善，更好地辅助设计人员进行
PCB
的设计。
EmbeddedComponent Design
随着市
场对电路板包装要求的不断增加，有必要考虑将无源甚至有源器件内嵌到
PCB
板中，以达到
电路板体积小、
重量轻的目的。<
/p>
比如移动电子产品、
数码产品的设计中就会用到这种器件内嵌技术
。
Cadence
Release16.5
< br>提供了强大的器件内嵌解决方法，用户可以更方便的应用
Allegro PCB
Editor
完成一些高端
电路板的设计。
■
Licensing
■
Front to Back Flow Support
■
Setup
■
Key Terminology
■
Design Rule Checks
■
Component Placement
Licensing
在
PCB Editor
和
Package/SiP
工具中都可以应用器件嵌入式设计。只要在
16.5
版本的
license
中
选择
“Miniaturization”
即可。
Front toBack
Flow Support
可以在
Allegro PCB Editor
中给器件添加
“EMBEDDED_PLACEMENT”
属性，此属性的两个
values
值
“REQUIRED”
和
“OPTIONAL”
：给其指定
“REQUIRED”
，强制器件嵌入；指定
“OPTIONAL”
，根据实
际
需要确定器件是否嵌入。
Setup
选择
“Setup
-
Embedded Layer
Setup”
，
Embedded LayerSetup
用于设置嵌入式摆放的
layer
、器件<
/p>
摆放的方位（
Body Up or
BodyDown
）、连接方法（
Direct
orIndirect
）和全局参数。
KeyTerminology
Direct
Attach
：器件直接焊接到内层。
Indirect Attach
：
器件通过
microvias
焊接到内层。
Closed
Cavity
：器件被两层的介质封闭，形成一个封闭空间。
Open Cavity
：器件未被
介质封闭，形成一个开放式空间，此空间可以跨越多层。
Design RuleChecks
新增两个
constraints
，
用于
embedded
检查。
“Se
tup
-constraints-
modes”
-
“Design Modes
（
< br>package
）
”
ComponentPlacement
“Place
-
Manually”
，选择可以嵌入的器件，元件会自动放入内层，放置后，选择器件，右键可以改变
嵌入层，只有可以嵌入的层才会出现，如图：
GraphicalUser
Interface
■
Highlighting WithStipple Patterns
■
Dynamic and Static Shape
Display
■
Highlighting Fixed
Objects
■
Status Bar Update
■
3-D Viewer Update
■
Data Tip Setup
■
Data Tip Display
HighlightingWith Stipple
Patterns
Allegro
16.5
新增
Stipple Patterns
，在对
object
执行
a
ssign color
和
highlight
指令时都可以设定
Stipple
Patterns
模式。
●
assign color
用于
对
object
分配颜色，同时可以搭配
Stipple Patterns
提供更多元的显示；
●
highlight
指令允许对
net
增加
Stipple
Pattern
信息；
●
颜色设置窗口允许为
layers
增加
Stipple
Pattern
信息。
Dynamic andStatic Shape
Display
Allegro
16.5
在动态铜，静态铜的显示上提供了不同的显示效果。
HighlightingFixed
Objects
Allegro
16.5
可以使用
“stipple pattern”
来高亮具有
“Fixed”
属性的器件或网络
，以区别于其它器件或网
络。
可以在
Color/Visibility
中进行设置。
Status
BarUpdate
可以点击状态栏的某一区域实现某种功能
。例如，在状态栏点选模式领域，就可以切换到其它模式。
3-D ViewerUpdate
3-D Viewer
中新增加了动态层面的显示功能，即切换
层面显示的同时，
3-D
Viewer
中也会自动切换
层面。
此动能为默认允许设置。
Data TipSetup
Object type
由原来的
6<
/p>
种信息种扩展到
17
种，在显示上提供了
更多、更全面的信息。
“Setup
-
Datatips C
ustomization”
：可以定制需要显示的
datat
ip
如鼠标预选择某一
cline
segment
，就会出现如下信息：
Data TipDisplay
可以通过命令按钮
来控制是否显示某
一
object
的
Data
Tip
。
Etch
EditEnhancement
■
Differential Phase Tuning
■
Trace Tapering
■
Group Route
Via Patterns
■
Diff Pair
Routing-Transitions at Region Boundary
■
Pad Exit Behavior
■
HDI Via Labels
■
HDI Via-Via Line Fattening
■
Delete Via Structures
■
Copy/Move Stacked Vias
DifferentialPhase Tuning
相位调整是另一种通过鼠标操作走线，使走线发生变化，从而控制线长的方法，类似于
delay tune
，
但是相位调整仅适用于
差分信号线。
“Route
-P
has
e Tune ”
，命令激活后，可以在
option
中设置参数，操作
时只需用鼠标点击差分线的某段
segment
即可。参数设置及差分线相位调整后的结果如图：
TraceTapering
Trace Tapering
是指在
PCB
布线过程中线宽逐渐变细的一种布线方式，
目的是为了防
止线宽的突变。
在
RF
和软板电路设计
中应用广泛，渐进式走线主要是为了减小线宽变化处的所受到的机械应力，同时也
能改善
信号传输的质量。
Trace Tapering
是在泪滴的基础上添加的，在泪滴参数设置中也有
Trace
Tapering
的设置。
“Rou
ter
-
Gloss”
-
“Add Tapered Trace”
Group RouteVia
Patterns
群组布线过程中，添加过孔时可以选择过孔的类型（
via p
attern
）。群组布线可以通过以下两种方式
启动：
●
执行
“Route Connect”
命令，选择一组
vias
或
cline
segments
，进行群组布线；
●
执行
“Route Connect”
命令，右键选择
“Multi
-
Lin
e Route”
，进行群组布线。
16.5
版本提供了六种过孔类型。
六种过孔类型如下图：
Diff PairRouting-
Transitions at Region Boundary
在
constraint resigon
中执行
connect
或
slid
e
命令时，
16.5
进行了改进，提高
了布线质量。包括：
●
差分对以
90°
或
45
°
布线进入
constraint
resigon
边界时仍然保持对称关系；
●
对线进行
slide
或
shove
时仍然保持
差分信号线的线宽和间距；
●
<
/p>
消除了边界铰链效应
-
可以自由滑动差分
线。
Pad Exit
Behavior
对于
EnhancedPad Entry
，之前版本不支持
shape
类型
pad
，
16.5
增加了支持
shapepad
。
在
“connect”
或
“slide”
命令下，右击可执行
“EnhandedPad Entry”
。
HDI ViaLabels
16.5
支持对
Via
Label
进行颜色设定。例如
Via Label
为
2:3
，代表走线从第二层开始，打过孔进入<
/p>
到第三层。通过
“Display
-
Color/Visibility”
可以设定
Via Label
的颜色。
HDI Via-ViaLine Fattening
在以前的版本中，
如果想要增大相邻
HDI
Via
之间线的宽度，
这种修改会应用于整个设计，
现在
16.5
版本可以单独进行相邻
HDI Via
之间线宽的增加。
Delete
ViaStructures
16.5
版本支持对多余
Via
Structure
的删除。
Copy/MoveStacked Vias
现在的复制
/
移动操作可以将
Stacked Vias
作为一个整体来处理。
Intelligent PDF
Output
16.5
版本集成了<
/p>
PDF
输出功能，将
PCB
板的数据（器件、网络、测试点）信息输出成
PDF
文件。
PDF
输出文件在层面选择上
是以光绘文件为依据的，所以进行
PDF
输出之前必须先生成光
绘文件。
启动
PDF
输出工具：
“File
-export-
PDF”
输出层面选择
输出选项设置
某电路板的
top
层
PDF
输出文件
Associative Dimensioning
Allegro 16.5
提升了尺寸标注的功能。
Dimension
与和它相关的
Objects
之间建立了连接关系，当对
objecets
< br>进行编辑后，比如移动，与之相关联的
Dimension
会自动更新。
●
功能实现：
选择
“Manufacture –
DimensionEnvironment”
，右键下拉菜单
包含多种关于尺寸标注的命令。
快捷工具按钮
用于标注两点间的尺寸。
移动前
移动后自动调整
●
当用
16.5
版本打开低版本的设计时，之前的尺寸标注仍存在，但
是与
objects
之间没有关联，当
移动
object
后，不能动态更新。用户可以将之删除，重新
尺寸标注从而使与
objects
建立关联。
< br>
●
当
< br>16.5
版本的设计保存为低版本时，尺寸标注存在，但是与
objects
之间失去关联。
●
使用
“Delete dimensions
”
命令，删除已有的尺寸标注。
●
删除
o
bject
，与之关联的尺寸标注也会删除。
●
移动尺寸标注：
“Manufacture
–
DimensionEnvironment”
，右键下拉菜单中选择
“Move
text”
。
●
Z
–
Move
命令可以将尺寸标注移动到其它的
subclass<
/p>
层中，
允许移动的
Class
–
Subclasses
包括：
□
Board Geometry
○
Dimension
○
Assembly
Notes
○
Any
User Defined Subclass
□
Drawing Format
○
Any User Defined Subclass
□
Manufacturing
○
Any User
Defined Subclass
Design for
Manufacturing
■
DFA Enhancements(Side
–
End
and End
–
Side support)
■
DFA Usability
■
Minimum Metal to Metal
Clearance DRC
■
Duplicate
Drill DRC
■
Cross Section
Chart
■
Backdrill
Enhancement(Any Layer to Any Layer)
DFA
Enhancements(Side
–
End and
End
–
Side
support)
DFA
表格支持第
四种
DRC
检查来满足
Side
toEnd
和
End to Side
的要求。如下图中，
A
和
B
分别
代表
Side
toEnd
和
End to
Side
。
-
-
-
-
-
-
-
-
-
上一篇：CitrixXenApp安装部署手册经验分享
下一篇：PCS7安装步骤