-
最近在学习
Linux
下的
C
编程，
买了一本叫
《
Linux
环境下的
C
编
程指南》
读到
makefile
就越<
/p>
看越迷糊，可能是我的理解能不行。
于是
google
到了以下这篇文章。通俗
易懂。然后把它贴出来，方便学习。
后记，
看完发现这篇文章和《
Linux
环境下的
C
编程指南》的
makefile
一章所讲
述的惊人的相似，只是这篇文章从一个实例切入，在有些地方比
较好理解。能让人看懂就是好文章。
跟我一起写
Makefile
陈皓
(CSDN)
概述
——
什么是
makefile
？或许很多
Winodws
的程序员都不知道这个
东西，
因为那些
Windows
的
IDE
都为你做了这个工作，但我觉得要作一个好的和
professional
的程序员
，
makefile
还是要懂。这就好像现在有这么多的
HTML
的
编辑器，但如果你想成为一个专业
人士，你还是要了
解
HTM
L
的标识的含义。特别在
Unix
下的
软件编译，你就不能不自己写
makefile
了，会不会写<
/p>
makefile
，从一个侧面说明了一个人是否
具备完成大型工程的能力。
因为，
makefile
关
< br>
关系到了整个工程的编译规则。
一个工程中的源文件不计数，
其按类型、
功能、
模块分别放在若干个目录中
，
makefile
定义了一系列的规则来指定，
哪些文件需要先编译，哪些文件需要后编译，哪些文件需要重新编译，甚至于
进行更复杂的功能操作，因为
mak
efile
就像一个
Shell
脚本一
样，其中也可以执行操作系统的命令。
makefile
带来的好
好处就
是——“自动化编译”
，一旦写好，只需要一个
make
命令，整个工程完
全自动编译，极大的提高了软件开发的效率。
make
是一个命令工具，是
一个解
释
makefile
中指令的命令工具，
一般来说，
大多数的
IDE
都有这个
命令，
比如：
Delphi
的
make
，
Visual
C++
的
nmake
，
Linux
下
GNU
的
make
。
可见，
makefile
都成为了一种在工程方面
的
编译方法。
现在讲述如何写
make
efi
le
的文章比较少，这是我想写这篇文章的原因。当然，不同产商的
make
各
不相同，也有不同的语法，但其本质都是在“文
件依赖性”上做文章，
这里，我仅对
GNU
的
make
进行讲述，我的环境是
RedHat Linux
8.0
，
m
ake
的版本是
3.80
。必竟，这个
make
是应用最为广泛的，也是用得最多
的。而且其还是最遵循于
IEEE 1003.2-1992
标准的（
POSIX.2
）
。
在这篇文档中，将以
C/C
C++
的
源码作为我们基础，所以必然涉及一些关于
C/C++
的编译的
知识，相关于
这方面的内容，还请各位查看相关的编译器的文档。这里所默认的编译
器是
UNIX
下的
GCC
和
CC
。
关于程序的编译和链接
——————————
在此，我想多说关于程序编译的一些规范和方法，一般来说，无论是
C
、
C++
、还是
p
as
，首
先要把源文件编译成中间代码文件，在
Windows
下也就是
.obj
文件，
U
NIX
下是
.o
文件，即
Object
File
，这个动作叫做编译（
compile<
/p>
）
。然
后再把大量的
Object
File
合成执行文件，这个动作叫
作链接（
link
）
。
编译时，编译器需要的是语
语法的正确，函数与变量的声明的
正确。对于后者，通常是你需要告诉编译器
头文件的所在位置（头文件中应该只是声明，
而定义应该放在
C/C++
文件中
）
，
只要所有的语法正确，编译器就可以编译出中间目标文件。
一般来说，
每个
源文件都应该对应于一个中间
目标文件（
O
文件或是
OBJ
文件）
。
链接时，主要是链接函数和
和全局变量，所以，我们可以使用
这些中间目标文件（
O
文件或是
OBJ
文件）
来链接我们的应用程序。链接器并不管函数所在的源文件
，只管函数的中间目
标文件（
Object
File
）
，在大多数时候，由于源文件太
多，编译生成的中间目标文件太多，而在
链接时需要明显地指出中间目标文件名，这对于
编译很不方便，所以，我
们要给中间目标文件打个包，在
Wi
ndows
下这种包叫“库文件”
（
L
ibrary File)
，
也就是
.lib
文件，在
UNIX
下，是
Archive
File
，也就是
.a
文件。
总结一下，源文件首先会生
生成中间目标文件，再由中间目标
文件生成执行文件。在编译时，编译器只检
测程序语法，和函数、变量是否被声明。如果
函数未被声明，编译器会给出一个
警告，但可以生成
Object
File
。而在链接程序时，链接器会在所有的
Object
File
中找寻函数的实现，如果找不到，那到就会报链接错误码（
Linker
Error
）
，
在
VC
下，这种错误
一般是：
Link
2001
错误，
意思说是说，
链接器未能找到函数的实现。
你需要指定函数的
Object
File.
好，言归正传，
GNU
的
make
有许多的内容，闲言少叙，还是让我们开
始吧。
Makefile
介绍
———————
make
命令执行时，需要一个
Makefile
文件，以告诉
ma
ke
命令需要怎么样的去编译和链接
程序。
首先，我们用一个示例来说
说明<
/p>
Makefile
的书写规则。
以便给大
家一个感兴认识。
这个示例来源于
GNU
的
make
使用手册，在这个示例中，我们的工程有
8
个
C
文件，和
3
个头文件，我们要写一个
Makefile
来告诉
make
命令如何编译和链接这几个文
< br>件。我们的规则是：
1
）如果
这个工程没有编译过，那么我们的所有
C
文件都要编译并被链接
。
2
）如果这个工程的某几个
C
文件被修改，那么我们只编译被修改的
C
文件，
并链接目标程序。
3
）
如果这个工程的头文件被改变了，
那么我们需要编译引用了这几个头文件的
C
文件，并链接目标程序。
只要我们的
Makefil
le
写得
够好，所有的这一切，我们只用一个
make
命令就可以完成，
make
命令
会自动智能地根据当前的
文件修改的情况来确定哪些文件需要重编译，
从而自己编译所需要的文件和链接目标程序。
一、
Ma
kefile
的规则
在讲述这个
Makefile
之前，还是让我们先来
粗略地看一看
Makefile
的规则。
target ... :
prerequisites ... command ... ...
target
也就是一个目标文件，可以是
Ob
ject
File
，也可以是执行文件。还可
以是一个标签（
Label
）
，对于标
签这种特性，在
后续的“伪目标”章节中会有叙述。
prerequisites
就是，
要生成那个
target
所需要的文件或是目标。
command
也就是
make
需要执行的命令。
（任意的<
/p>
Shell
命令）
这是一个文件的依赖关系，
，
也就是说，
target
这一个或多个的目
标文件依赖于
prerequisites
中的文件，
其
生成规则定义在
command
中。说白一点就是说，
prerequisites
中如果
有一个以上的文件比
target
文件要新的话，
command
所定
义的命令就会被执行。这就是<
/p>
Makefile
的规则。也就是<
/p>
Makefile
中最核心的内容。
说到底，
Makefile
e
的东西就是这样一点，好像我的这篇文档也该结束了。呵呵。还不尽然，这
< br>是
Makefile
的主线和核心，但要写好一个
Makefile
还不够，我
会以后
面一点一点地结合我的工作经验给你慢慢到来。内容还多着呢。
：
）
二、一个示例
正如前面所说的，
如果一个工程有
3
个头文件，
和
8
个
< br>C
文件，
我们为了完成前面所述的那
三个规则，我们的
Makefile
应该是下面的这个样子
的。
edit : main.o
kbd.o command.o display.o / insert.o search.o
files.o utils.o cc -
o edit main.o kbd.o
command.o display.o / insert.o search.o files.o
utils.o
main.o :
main.c defs.h cc -c main.c kbd.o : kbd.c defs.h
command.h cc -c kbd.c
command.o :
command.c defs.h command.h cc -c command.c
display.o :
display.c defs.h buffer.h
cc -c display.c insert.o : insert.c defs.h
buffer.h cc -c insert.c search.o :
search.c defs.h buffer.h cc -c
search.c files.o : files.c defs.h
buffer.h command.h cc -c files.c
utils.o : utils.c defs.h cc -c utils.c
clean : rm edit main.o kbd.o
command.o display.o / insert.o search.o
files.o utils.o
反斜杠（
/
）是换行符的意
意思。这样比较便于
Makefile
的易读。我们可以把这个内容保存在文件为
“
Makefile
”或“
m
akefile
”的文件中，然后在该目录下
直接输
入命令“
make
”就可以生成执行文件
edit
。如果要删除执行文件和所有
的中间目标文件，那么
，只要简单地执行一下“
make
clean
”就可以了。
在这个
makefile
中，目标文件（
target
）包含：执行文件<
/p>
edit
和中间目标文件（
*.o
）
，依赖
文件（
pr
erequisites
）就是冒号后面的那些
.c
文件和
.h
文件。每一个
.o
文件都有一组依赖文件，而这些
.o
文件又是执行
文件
edit
的依赖文件。依赖关系的实质上就
是说明了目标文件是由哪些文件生成的，换
言之，目标文件是哪些文件更新的。
在定义好依赖关系后，后续
续的那一行定义了如何生成目标文
件的操作系统命令，一定要以一个
Tab
键作
< br>为开头。记住，
make
并不管命令是怎么工作的，他只
管执行所定义的命令
。
make
会比较
targets
文件和
prer
equisites
文件的修改日期，如果
prerequis
ites
文件的日期要比
targets
文
件的日期要新，
或者
target
不存在的话，
那么，
make
< br>就会执行后续定义的命令。
这里要说明一点的是，
cl
lean
不是一个文件，它只不过是一个动作名字，有点像
C
语言中的<
/p>
lable
一样，
其冒号后什么也没有，
那么，
make
就不会自动去找文件的依赖性
< br>
，也就不会自动执行其后所定义的命令。要执行其后的命令，就要在
make
命
令后明显得指出这个
lab
le
的名字。这样的方法非常有用，我们可以在一
个
makefile
中定义不用的编译或是和编译无关的命令，比如程
序的打包，程序
的备份，等等。
三、
ma
ke
是如何工作的
在默认的方式下，也就是我们只输入
make
命令。那
么，
1
、
make
会在当前目录下找名字叫“
M
akefile
”或“
makefile
”的文件。
2
、如果
找到，它会找文件中的第一个目标文件（
target
）
，在上面的例子中，他
会找到“
edit
”这个文件，并把这个文件作为最终的目标文件。
3
、如果
edit
文件不存在，或是
edit
所依赖的后面的
.o
文件的文件修改时间要比
edit
这个文件新，那么，他就会执行后面所定义的命
令来生成
edit
这个文件。
4
、如果
edit
所依赖的
.o
文件也不存在，那么
ma
ke
会在当前文件中找目标为
.o
文件
的依赖性，如果找到则再根据那一个规则生成
.o
文件。
（这
有点像一个堆栈的过程）
5
、当然，你的
C
文件
和
H
文件是存在的啦，于是
make<
/p>
会生成
.o
文件，然后再用
.o
文件生命
make
的终极任务，也就是执行
文件
edit
了。
这就是整个
make
的依赖
赖性，
make
会一层又一层地去找文件的依赖关系，
直到最终编译出第一个目标
< br>文件。在找寻的过程中，如果出现错误，比如最后被依赖的文件找不到，那
么
make
就会直接退出，并报错，而对于所定义的命令的错误，或是
编译不成
功，
make
根本不理。
make
只管文件的依赖性，即，如果在我找了依赖
关系之后，冒号后面的文件还是不在，那么对不起，我就不工作啦。
通过上述分析，我们知道，
，像<
/p>
clean
这种，没有被第一个目标文件直接或间接关联，那么它
后面所定义
的命令将不会被自动执行，不过，我们可以显示要
m
ake
执行。即命令—
—“
make clean
”
，以此来清除所有的目标文件，以便重编译。
于是在我们编程中，如果这
这个工程已被编译过了，当我们修
改了其中一个源文件，比如
file.c
，那么根据
我们的依赖性，我们的目标
file.o
会被重编
译（也就是在这个依
性关系后面所定义的命令）
，于是<
/p>
file.o
的文件也是最新的啦，于是
file.o
的文
件修改时间要比
ed
it
要新，所以
edit
也会被重新链
接了
（详见
edit
目标文件后定义的命令）<
/p>
。
而如果我
们改变了
“
command.h
”
，
那么，
kdb.o
、
command.o
和
files
.o
都会被重编译，
并且，
edit<
/p>
会被重链接。
四、
makefile
中使用变量
在上面的例
子中，先让我们看看
edit
的规则：
edit : main.o kbd.o
command.o display.o / insert.o search.o files.o
utils.o cc -
o edit main.o kbd.o command.o display.o
/ insert.o search.o files.o
utils.o
我们可以看到
[.o]
文件的字符串被重复了两次，如果我们的工程需要加入一个
新的
[.o]
文件，
那么我们需要在两
个地方加（应该是三个地方，还有一个地方在
cle
an
中）
。当然，我们的
makefi
le
并不复杂，所以在两个地方加也不累，但如
果
makefile
变得复杂，那么我们就有可能会忘掉一个需
要加入的地方，而导致编译失败。所以，为了
makefile
的易维护，在
makefile
中我们可以
使用变量。
makefile
的变量也就是一个字
符串，理解成
C
语言中的宏可能会更好。
比如，我们声明一个变量，叫
objects,
OBJECTS, objs, OBJS, obj,
或是
OBJ
，反正不管什么啦，只要能够表示
o
bj
文件就行了。我们在
makefile
一开始
就这样定义：
objects = main.o kbd.o command.o
display.o / insert.o search.o files.o utils.o
于是，我们就可以很方便地在我们的
makefile
中以“
$$(objects)
”的方式来使用这个变量了，
于是我们的改良版
mak
efile
就变成下面这个样子：
objects = main.o kbd.o command.o
display.o / insert.o search.o files.o utils.o
edit : $$(objects) cc -o
edit $$(objects) main.o : main.c defs.h cc -c
main.c
kbd.o : kbd.c defs.h
command.h cc -c kbd.c command.o : command.c
defs.h command.h cc -c command.c
display.o : display.c defs.h
buffer.h cc -c display.c insert.o :
insert.c defs.h buffer.h cc -c
insert.c search.o : search.c defs.h
buffer.h cc -c search.c files.o :
files.c defs.h buffer.h command.h cc -c
files.c utils.o : utils.c
defs.h cc -c
utils.c clean : rm edit $$(objects)
于是如果有新的
.o
文件加入，我们只需简单地修改一下
objects
变量就可以了。
关于变量更多的话题，我会在后续给你一一道来。
五、让
m
ake
自动推导
< br>GNU
的
make
很强大，
，它可以自动推导文件以及文件依赖关系后面的命令，于是我们就没必要去在
每一个
[.o]
文件后都写上类似的命令，因为，我们
的
make
会自动识别，
并自己推导命令。
只要
make
看到一个
[.
.o]
文件，它就会自动的把
[.c]
文件加
在依赖关系中，如果
make
找到一个
whatever.o
，那么
whatever.c
，就会是
whate
ver.o
的依赖文件。并且
cc -c whatever.c
也会被
推导出来，于是，我们的
makefile
再也不用写得这么复
杂。我们的是新
的
makefile
又
出炉了。
objects = main.o kbd.o command.o
display.o / insert.o search.o files.o utils.o
edit : $$(objects) cc -o
edit $$(objects)
main.o :
defs.h kbd.o : defs.h command.h command.o : defs.h
command.h display.o
: defs.h
buffer.h insert.o : defs.h buffer.h search.o :
defs.h
buffer.h files.o : defs.h
buffer.h command.h utils.o : defs.h
.PHONY : clean clean : rm edit
$$(objects)
这种方法，也就是
< br>make
的“隐晦规则”
。上面文件内容中，
“
.PHONY
”表示，
clean
是个伪
目标文件。
关于更为详细的“隐晦规则”和“伪目标文件”
，我会在后续给你一一道来。
六、另类风格的
makefile
即然我们的
make
可以自
自动推导命令，那么我看到那堆
[.
o]
和
[.h]
的依赖就有点不爽，那
么多的重复的
[.h]
，能不能把其收拢起来，好吧，没有问题
，这个对于
mak
e
来说很容易，谁叫它提供了自动推
导命令和文件的功能呢？来看看最新风格
的
makefile<
/p>
吧。
objects = main.o kbd.o command.o
display.o / insert.o search.o files.o utils.o
edit : $$(objects) cc -o
edit $$(objects)
$$(objects)
: defs.h kbd.o command.o files.o : command.h
display.o insert.o
search.o
files.o : buffer.h
.PHONY :
clean clean : rm edit $$(objects)
这种风格，让我们的
mak
kefile
变得很简单，
但我们的文件依赖关系就显得有点凌乱了。
鱼
和熊掌不可兼
得。还看你的喜好了。我是不喜欢这种风格的，一是文件的依赖关系看
不清楚，二是如果文件一多，要加入几个新的
.o
< br>文件，那就理不清楚了。
七、清空目标文件的规则
每个
Makefile
中都
都应该
写一个清空目标文件（
.o
和执行文件）的规则，这不仅便于重
编译，也
很利于保持文件的清洁。这是一个“修养”
（呵呵，还
记得我的《编程修养》
吗）
。一般的风格都是：
clean: rm edit $$(objects)
更为稳健的做法是：
.PHONY : clean clean : -rm
edit $$(objects)
前面说过，
.PHONY
意
意思表示
clean
是一个
“伪目标”
，
。
而在
rm
命令前面
加了一个小减号的意思就
是，也许某些文件出现问题，但不要管，继续做后面的事。当然
，
cl
ean
的规则不要放在文件的开头，
不然，
这就会变成
make
的默认目标，
相信谁
也不愿意这样。不成文的规矩是——“
clean
从来都是放在文件的最
后”
。
上面就是一个
makefile
的概貌，也是
makefile
的基础，下
面还有很多
makefile
的相关细节，
准备好了吗？准备好了就来。
Makefile
总述
———————
< br>一、
Makefile
里有什么？
Makefile
里主要包含了
五个东西：显式规则、隐晦规则、变量定义、文件指示和注释。
1
、显式规则。显式规则说明了，如
何生成一个或多的的目标文件。这是由
Makefile
的书写
者明显指出，要生成的文件，文件的依赖文件，生成的命令。
2
、隐晦规则。由于我们的
make
有自动推导的功能，所以隐晦的规则可以让我们比较粗糙
地简略地书写
Makefile
，这是由
make
所支持的。
3
、变量的定义。在
Mak
kef
ile
中我们要定义一系列的变量，
变量一般都是字符串，
这个有点你
C
语言中
的宏，当
Makefile
被执行时，其中的变量都会被扩展
到相应的
引用位置上。
4
、文件指示。其包括了三
三个部
分，一个是在一个
Makefile
中引用另一个
Makefile
，就像
C
语言中的
include
一样；另一个是指根据某些情况指定<
/p>
Makef
ile
中的有效部分，
就像
C
语言中的预编译
#i
f
一样；
还有就是定义一个多行的命
令
。有关这一部分的内容，我会在后续的部分中讲述。
5
、注释。
Makefil
le<
/p>
中只有行注释，和
UNIX
的
Shell
脚本一样，其注释是用“
#
”字符，这个就像
C/C++
中的“
//
”一样。如果你要在你的
Makefile
中使用
“
#
”字符，可以用反斜框进行转义，如：
“
/#
”
。
最后，还值得一提的是，在
Ma
kefile
中的命令，必须要以
[Tab]
< br>键开始。
二、
Makefile
的文件名
默认的情况下，
make
命
命令会在当前目录下按顺序找寻文件名为
“
GNUmakefile
”
、<
/p>
“
makefile
”
< br>、
“
Makefile
”
的文件，找到了解释这个文件。在这
三个文件名中，最好使用“
Makefile
”这个文件名，因为，这个文件名第一个字
符为大写，这样有一种显目的感觉。最好不要用
“
GNUmakefile
”
，这个文件是
GNU
的
ma
ke
识别的。有另外一些
make
只对
全
小写的“
makefile
”文件名
敏感，但是基本上来说
，大多数的
make
都支持“
makefile
”和“
Makefile
”这两种默认文件名。
当然，你可以使用别的文件
件名来
书写
Makefile
，比如：
“
”
，
“
s
”
，
“
”等，
如果要指定特定的
Ma
ke
fil
e
，
你可以使用
make
的
“
- f
”
和
“
--file
”
参数，
如：
make -f
或
make
--file
。
三、引用其它的
Makefile
在
Makefile
使用
i
include
关键字可以把别的<
/p>
Makefile
包含进来，这很像
C<
/p>
语言的
#include
，被包
含的文件会原模原样的放在当前文件的包含位置。
i
nclude
的语法是：
include
filename
可以是当前操作系
统
Shell
的文件模式（可以保含路径和通配符）
在
include
前面可
可以有一些空字符，但是绝不能是
[
Tab]
键开始。
include
和<
/p>
可以用一
个或多个
空格隔开。举个例子，你有这样几个
Mak
efile
：
、
、
，还有一个文件叫
，以及一个变量
$$(bar)
，其
包含
了
和
，那么，
下面
的语句：
include *.mk $$(bar)
等价于：
include
make
命令开始时，会
会把找
寻
include
所指出的其它
Mak
efile
，并把其内容安置在当前的位置。就好
像
C/C++
的
#include
< br>指令一样。如果文件都没有
指定绝对路径或是相对路径的话，
m
ake
会在当前目录下首先寻找，
如果当前目
< br>录下没有找到，那么，
make
还会在下面的几个目录下
找：
1
、
如果
make
执行时，有“
-I
”或“
--include-dir
”参数，
那么
make
就会在这个参数所指定
的
目录下去寻找。
2
、
如果目录
（一般是：
/usr/local/bin
或
/usr/include
）
存在的话，
make
也会去找。
如果有文件没有找到的话，
，
mak
e
会生成一条警告信息，
但不会马上出现致命错误。
它会继续载入其它的
文件，一旦完成
makefi
le
的读取，
make
会再重试这些没
有找到
，或是不能读取的文件，如果还是不行，
make
< br>才会出现一条致命信息。如果你
想让
make
不理那些无法读取的文件，而继续执行，你可以在
include
前加一个减号“
-
”
。如：
-include
其表示
，
无论
include
过程中出现什么
错误，
都不要报错继续执行。
和其它版本
make
兼容的相关命令是
sinclude
，其作用和这一个是一样
的。
四、环境变量
MAKEFILES
如果你的当前
环境中定义了环境变量
MAKEFILES
，那么，
make
会把这个变量中的值做一个
类似于
include
的动作。这个变量中的值是其它的
Makefile
，用空格分隔。只是，它和
include
不同的是，从这个环境变中引入的
Makef
ile
的“目标”不会起作用，如果环境变量中定
义的文
件发现错误，
make
也会不理。
但是在这里我还是建议不要使用这个环境变量，
因为只要这个变量一被定义，
那么当你使用
make
时，所有的
Mak
efile
都会受到它的影响，这绝不是你想看到的。在这里提这个事，只是为
了告诉大家，也许有时候你的
Makefile
出现了怪事，那么你可
以看看当前环境中有没有定义这个变量。
五、
ma
ke
的工作方式
< br>GNU
的
make
工作时的执行
步骤入下：
（想来其它的
make
也是
类似）
1
、
读入所有的
Makefile
。
2
、
读入被
include
的其它
Makefile<
/p>
。
3
、
初始化文件中的变量。
4
< br>、
推导隐晦规则，并分析所有规则。
5
、为所有的目标文件创建依赖关系链。
6
、
根据依赖关系，决定哪些目标要重
新生成。
7
、执行生成命令。
1- 5
步为第一个阶段，
6-7
为第二个阶段。
第一个阶段中，
如果定义的变量被使用了，
那么，
make
会把其展开在使用的位置。但
make
并不
会完全马上展开，
make
使用的是拖延战术，
如果变量出现在依赖关系的规则中，
那么仅
当这条依
赖被决定要使用了，变量才会在其内部展开。
当然，这个工作方式你不一定要清楚，但是知道这个方式你也
会对
make
更为熟悉。有了这
个基础
，后续部分也就容易看懂了。
书写规则
————
规则包含两个部分，一个是依赖关系，一个是生成目标的方法。
在
Makefile
中，
，规则的顺序是很重要的，因为，
M
akefile
中只应该有一个最终目标，其它的
目标都是被这
个目标所连带出来的，所以一定要让
make
知道你的最
终目标是什么。一般来说，定义在
Makefile
中的目标可能会有很多，但是第一
条规则中的目标将被确立为最终的目标。如果
第一条规则中的目标有很
多个，那么，第一个目标会成为最终的目标。
make
所完成的也就是这个目标。
好了，还是让我们来看一看如何书写规则。
一、规则举例
foo.o : foo.c defs.h #
foo
模块
cc -c -g
foo.c
看到这个例子，
各位应
该不是很陌生了，
前面也已说过，
foo.o
< br>是我们的目标，
foo.c
和
d
efs.h
是目标所依赖的源文件，而只有一个命令“
cc
-c -g
foo.c
”
（以
Tab
键开头）
。这个规则告诉
我们两件事：
1
、文件的依赖关系，
fo
oo.
o
依赖于
foo.c
和
defs.h
的文件，如果
foo.c
和
defs.h
的文件日期要比
foo.o
文件日期要新，或是
foo.o
< br>不存在，那么
依赖关系发生。
2
、如果生成（或更新）
foo.o
文件。也就是那个
cc
命令，其说明了，如何
生成
foo.o
这个文件。
（当然
foo.c
文件
include
了
def
s.h
文件）
二、规则的语法
targets : prerequisites command ...
或是这样：
targets : prerequisites
command command ...
targets
是文件名，以空格分开，可以使用通配符。一般来说，我们的目标基本上是一个文
件，但也有可能是多个文件。
command
是命令行，
，如果
其不与“
target
吐舌
rereq
uisites
”在一行，那么，必须以
[Tab
键
]
开头，
如果和
prerequisites
在一行，那么
可以用分号做为分隔。
（见上）
prerequisite
es
也就
是目标所依赖的文件（或依赖目标）
。如果其中的某个文件要比目标文
< br>件要新，那么，目标就被认为是“过时的”
，被认为是需要重生成的。这个在
前面已经讲过了。
如果命令太长，你可以使用反斜框（
‘
/
’
）作为换行符。
make
对一行上有多少个字符没有限
制。规则告诉
make
两件事，文件的依赖关系和如何成成目标文件。
一般来说，
make
会以
UNIX
的标准
Shell
，也就是
/bin/sh
来执行命令。
三、在规则中使用通配符
如果我们想定义一系列比较类似的文件，我们很自然地就想起使用通配符。
make
支持三各
通配符：
“
*
”
，
“
?
”和“
[...]
”<
/p>
。这是和
Unix
的
B-
Shell
是相同的。
波浪号（
“
~
”
）字符在文件名中也有比较特殊的用途。如果是“
~/test
”
，这就表示当前用户
的
$$HOME
目录下的
t
est
目录。而
“
~hchen/test
”则表示用户
hc
hen
的宿主目录下的
test
目录。
（这些都是
Unix
下的小知识了，<
/p>
make
也支持）而在
Window
s
或是
MS-DOS
下，用户没有宿主目录，那么波浪号所指的目录则
根据环境变
量“
HOME
”而定。
通配符代替了你一系列的文
文件，如“
*.c
”表示所以后缀为
c
的文件。
一个需要我们注意的是，如果我们
的文件名中有通配符，如：
“
*
”
，那么可以用转义字符“
/
”
，如“
/*
”来表
示真实的“
*
”字符，而不是任意长度的字符串。
好吧，还是先来看几个例子吧：
clean: rm -f *.o
上面这个例子我不不多说了，
这是操作系统
Shell
所支持的通配符。
这是在命令中的通配符。
print: *.c lpr -p $$? touch
print
上面这个例子说明了通配符也可以在我们的规则
中，目标
print
依赖于所有的
[.
c]
文件。其中
的“
$$?
”是一个自动化变量，我会在后面给你讲述。
objects = *.o
上面
这个例子，表示了，通符同样可以用在变量中。并不是说
[*.o]
会展开，不！
objects
的
值
就是“
*.o
”
。
Makefile
中的变量其实就是
C/C++
中的宏。如果你要让通配符在变量中展开，也就是让
objects
的值是所有
[.o]
的文件名的集合，那么，你可以这样：
objects := $$(wildcard *.o)
这种用法由关键字“
wildcard
”指出，关于
Makefile
的关键字，我们将在后面讨论。
四、文件搜寻
在一些大的工程中，有大量
量的源文件，我们通常的做法是把
这许多的源文件分类，并存放在不同的目录
中。所以，当
mak
e
需要去找寻文件的依赖关系时，你可以在文件前加上路径
，但最
好的方法是把一个路径告诉
make
，让
make
在自动去找。
Makefile
文件中的
的特殊
变量“
VPATH
”就是完成这个功能的，如果没有指明这个变
量，
make
只
会在当前的目录中去找
寻依赖文件和目标文件。如果定义了这个变量，
那么，
m
ake
就会在当当前目录找不到的情况下，
到所指定的目录中去
找寻文件
了。
VPATH = src:../headers
上面的的定义指定两个目录，
“
src
”和“
../headers
”
，
make
会按照这个顺序进行搜索。目录
由“冒号”分隔。
（当然，当前目录永远是最高优先搜索的地方）
另一个设置文件搜索路径的方法是使用
make
的“
vpath
< br>”关键字（注意，它是全小写的）
，
这不是变量，这是一
个
make
的关键字，这和上面提到的那个
VPATH
变量很类似，但是它更为灵活。它可以指定不同的文件在
不同的搜索目
录中。这是一个很灵活的功能。它的使用方法有三种：
1
、
vpath
为符合模式
<
br>
的文件指定搜索目录
。
2
、
vpath
清除符合模式
例如， <
br>make ”目录下搜索所有以“
.c <
br>正像我们前面例子中的“
伪目标同样可
make
静态模式可以更加容易地定义多目标的规则，可以让我们的规则变得更加的有弹性和灵活。 <
br>我们还是先来看一下语法： targets 并为其加上
的“
<
br>filter ”的内容。其的它内容，我
头文件时，也需要小心地修改 <
br>联系在一起呢。因为这样一来，我们的
的文件的搜索目录。
3
、
vpath
清除所有已被设置好了的文件搜索目录。
vapth
使用方法中的
需要包含
“
%
”
字符。
“
%
”
的意思是匹配零或若干字符，
“
%.h
”表示所有以“<
/p>
.h
”结尾的文件。
指定了要搜索的文件集，
而
则指定了
的文件集的
搜索的目录。例如：
vpath %.h
../headers
该语句表示，要求
在“
../headers
.h
”结尾的文件。
（如果某文
件在当前目录没有找到的话）
我们可以连续地使用
vpa
ath
语句，
以指定不同搜索策略。
如果连续
的
vpath
语句中出现了相同的
，
或是被重复了的
，那么，
make
会按照
v
path
语句的先后顺序来执行搜索。如：
vpath %.c foo vpath % blish
vpath %.c bar
其表示“
”结尾的文件，先在“
foo
”目录，然后是“
blish
”
，最后
是“
bar
”目录。
vpath %.c foo:bar vpath %
blish
而上面的语句则表示“
.c
”结尾的文件，先在“
foo
”目
录，然后是“
bar
”目录，最后才是
“
blish
”目录。
五、伪目标
最早先的一个例子中，我们提到过一个“
clean
”的目标
，这是一个“伪目标”
，
clean: rm *.o temp
clean
”一样，即然我们生
成了许多文件编译文件，我们也应该提
供一个清除它们的“目标”以备完整地重编译而用
。
（以“
make
clean
”来使用该目标）
因为，我们并不生成“
cl
lea
n
”这个文件。
“伪目标”并不是一个文件，只是一个标签，由
于“伪目标”
不是文件，所以
make
无法生成它的依赖关系和决定它是否要执行。我
们只有通过显示地指明这个“目标
”才能让其生效。当然，
“伪目标”的取名不
能和文件名重名，
不然其就失去了“伪目标”的意义了。
当然，为了避免和文件重名
名的这种情况，我们可以使用一个
特殊的标记“
.PHONY
”来显示地指明一个目
标是“伪目标”
，向
make
说明，不管是否有这个文件，这个目标就是
“伪目标”
。
.PHONY : clean
只要有这个声明，
不管是否有
“
clean
”
文件，
要运行
“
clean
”
这个目标，
只有
“
make
clean
”
这样。于是整个过程可以这样写：
.PHONY: clean clean:
rm *.o temp
伪目标一般没有依赖的文件。
但是，
我们也可以为伪目标指定所依赖的文件。
以作为“默认目标”
，只要将其放在第一个。
一个示例就是，如果你的
Makefile
需要一口气生成若干个可执行文件，
但你只想简单地敲一个
完事，
并且，所有的目标文件都写在一个
Makefile
中，那么你
可以使用“伪目标”这个特性：
all : prog1 prog2 prog3 .PHONY : all
prog1 : prog1.o utils.o cc
-o prog1 prog1.o utils.o
prog2 : prog2.o cc -o prog2 prog2.o
prog3 : prog3.o sort.o
utils.o cc -o prog3 prog3.o sort.o utils.o
我们知道，
Makefil
le<
/p>
中的第一个目标会被作为其默认目标。我们声明了一个“
all<
/p>
”的伪目标，其
依赖于其它三个目标。由于伪目标的特性是，总是
被执行的，所以其依赖
的那三个目标就总是不如“
all<
/p>
”这个目标新。所以，其它三个目标的规则总是
会被决议。也就达
到了我们一口气生成多个目标的目的。
“
.PHONY
: a
ll
”声明了“
all
”这个目标为“
伪目标”
。
随便提一句，从上面的例子我们可以看出，目标也可以成为依赖。
所以，伪目标同样也
可成
为依赖。看下面的例子：
.PHONY: cleanall cleanobj cleandiff
cleanall : cleanobj
cleandiff rm program
cleanobj : rm *.o
cleandiff : rm *.diff
“
make clean
”将清除所有
要被清除的文件。
“
cleanobj
”和“
cleandiff
”这两个伪目标有点像
“子程序”的意思。我们可以输入“
make
cleanall
”和“
make
cleanobj
”和“
make cleandiff
”命令来达到清除不同种类文
件的目的。
六、多目标
Makefile
的规则
则中的目标可以不止一个，其支持多目标，有可能我们的多个
目标同时依赖于
一个文件，并且其生成的命令大体类似。于是我们就能把其合并起来。当
然，多
个目标的生成规则的执行命令是同一个，这可能会可我们带来麻烦，不过好在
我们的可以使用一个自动化变量“
$$@
”
（关于自动化变量，将在后面讲述）
，
这个变
量表示着目前规则中所有的目标的集合，这样说可能很抽象，还是看一
个例子吧。
bigoutput
littleoutput : text.g generate text.g -$$(subst
output,,$$@) > $$@
上述规则等价于：
bigoutput : text.g generate text.g -big
> bigoutput littleoutput : text.g
generate text.g -little > littleoutput
其中，
-$$(subst
output,,$$@)
中的“
$$
”表示执行一个
Makefile
的函数，函数
名为
subst
，后面的
为参数。关于
函数，将在后面讲述。这里的这个函
数是截取字符串的意思，
“
$$@
”表示目标的集合，就像一个数组，
“
$$@
”依次
取出
目标，并执于命令。
七、静态模式
targets
定义了一系列的目标
文件，可以有通配符。是目标的一个集合。
target-parrtern
是指明了
的模式，也就是的目标集模式。
prereq-parrterns
是目标的依赖模式，
它对
target-parrtern
形成的模式再进行一次依赖目标的
定义。
这样描述这三个东西，可能还是没有说清楚，还是举个例子来
说明一下吧。如果我们的
parrtern>
定义成“
%.o
”
，意思是
我们的
集合中都是以“
.o
”结尾的，而
如果我们的
parrterns>
定义成“
%.c
”
，意思是对
par
rtern>
所形成的目标集进行二次定义，其计算方法是，取
parrtern>
模式中的
“
%
”
（
也就是去掉了
[.o]
这个结尾）
，
[.c]
这个结尾，
形
成的新集合。
所以，我们的“目标
模式”或是“依赖模式”中都应该有“
%
”这个字符，如果你的
文件名
中有“
%
”那么你可以使用反斜
杠“
/
”进行转义，来标明真实的“
%
”字符。
看一个例子：
objects = foo.o bar.o
all: $$(objects)
$$(objects): %.o: %.c $$(CC) -c $$(CFLAGS)
$$< -o $$@
上面的例子中
，指明了我们的目标从
$$object
中获取，
“
%.o
”表明要所有以“
.
o
”结尾的目
标，也就是“
foo.o
bar.o
”
，也就是变量
$$object
集合的模式，而依赖模式“
%.c
”则取模式“
%.o
”
%
”
，也就是“
foo
bar
”
，
并为其加下“
.c
”的后缀，于是，我们的依赖目标就是“
foo.c
bar.c
”
。而命令中的“
$$<
”和“
$$@
”则是自动化变量，
“
$$<
”表示所有的依赖目
标集（也就是“
foo.c
bar.c
”
）
，
“
$$@
”表示目标集（也就是“
foo.o bar.o
”
）
。于是，上面的规则展开后
等价于下面的规则：
foo.o : foo.c $$(CC) -c
$$(CFLAGS) foo.c -o foo.o bar.o : bar.c $$(CC) -c
$$(CFLAGS)
bar.c -o bar.o
试想，如果我们的“
%.o
o
”
有几百个，那种我们只要用这种很简单的
“静态模式规则”
就可以写完一堆
规则，实在是太有效率了。
“静
态模式规则”的用法很灵活，如果用得好，那
会一个很强大的功能。再看一个例子：
files = bar.o
lose.o
$$(filter
%.o,$$(files)): %.o: %.c $$(CC) -c $$(CFLAGS) $$< -o
$$@ $$(filter
%.elc,$$(files)): %.elc:
%.el emacs -f batch-byte-compile $$<
$$(filter %.o
o,$$(files))
表示调用
Makefile
的
函数，过滤“
$$filter
”集，只要其中模式为
“
%.o
就不用多说了吧。这个例字展示了
M
akefile
中更大的弹性。
八、自动生成依赖性
在
Makefile
中，
我们的依赖关系可能会需要包含一系列的头文件，
比如，
如果我们的
main.c
中有一
句“
#include
”
，那么我们的依赖关系应该是：
main.o : main.c defs.h
但是，如果是一个比较大型
型的工程，你必需清楚哪些
C
文件包含了哪些头文件，并且，你在加入或删除
Makefile
，这是一个
很没有维护性的工作
。为了避免这种繁重而又容易出错的事情，我们可以使用
C/C++
编译的一个功
能。大多数的
C/C++
编译器都支持一个“
-
M
”
的选项，
即自动找寻源文件中包含的头文
件，
并生成一个依赖关系。
例如，
如果
我们执行下面的命令：
cc -M
main.c
其输出是：
main.o : main.c defs.h
于是由编译器自动生成的依
依赖关
系，这样一来，你就不必再手动书写若干文件的依赖关系，而由编译器
自动生成了。需要
提醒一句的是，如果你使用
GNU
的
C
/C++
编译器，你得
用“
-M
M
”参数，不然，
“
-M
”参数会把一些标准库的头文件也包含进来。
gcc -M
main.c
的输出是：
main.o: main.c defs.h
/usr/include/stdio.h /usr/include/features.h /
/usr/include/sys/cdefs.h
/usr/include/gnu/stubs.h / /usr/lib/gcc-
lib/i486-suse-
linux/2.95.3/include/stddef.h /
/usr/include/bits/types.h
/usr/include/bits/pthreadtypes.h /
/usr/include/bits/sched.h
/usr/include/libio.h /
/usr/include/_G_config.h
/usr/include/wchar.h /
/usr/include/bits/wchar.h
/usr/include/gconv.h / /usr/lib/gcc-
lib/i486-suse-
linux/2.95.3/include/stdarg.h /
/usr/include/bits/stdio_lim.h
gcc -MM
main.c
的输出则是：
main.o: main.c defs.h
那么，编译器的这个功能如何与我们的
Makefile
Makefile
也要根据这些源文件重新生成，让
Makefile
自已依
赖于源文件？这个功能并不现实，不过我们可以有其它手段来迂回地实
现这一功能。
GNU
组织建议把编译器为每一个源文件的自动生成的依赖关系放<
/p>
到一个文件中，为每一个“
name.c
”
的文件都生成一个“
name.d
”的
Makefile
文件，
[.d]
文件
中就存放对应
[.c]
文件的依赖关
系。
于是，我们可以写出
[.c
c]
文件
和
[.d]
文件的依赖关系，并让
ma
ke
自动更新或自成
[.d]
文件，并
把其包含
在我们的主
Makefile
中，这样，我们就可以自动化地
生成每个文件的依赖关系了。
这里，我们给出了一个模式规则来产生
[.d]
文件：
%.d: %.c @set -e; rm -f $$@; / $$(CC) -M
$$(CPPFLAGS) $$< > $$@.$$$$$$$$; / sed
's,/($$*/)/.o[ :]*,/1.o $$@ : ,g' <
$$@.$$$$$$$$ > $$@; / rm -f $$@.$$$$$$$$
这个规则的意思是，所有的
[.d]
文件依赖于
[.c]
文件，
“
rm -f
$$@
”的
意思是删除所有的目标，也就是
[.d]
文件，第二行的意思是
，为每个依
赖文件“
$$<
”
，也就是
[.c]
文件生成依赖文件，
“
$$@
”表示模式
“
%.d
”文件，如果有一个
C
文件是
name.c
，那
么“
%
”就是“
name
”
，
“
$$$$$$$$
”
意为一个随机编号，第二行生成的文件有可能是
“
name.d.12345
”
，第三行使用
sed
命令做了一个替换，关于
sed
命令的用法请
参看相关的使用文档。
第四行就是删除临时文件。
总而言
之，这个模式要做的事就是在编译器生成的依赖关系中加入
[.d]
文件的依赖，即把依
赖关系：
main.o : main.c defs.h
转成：
main.o main.d : main.c defs.h
于是，我们的
[.d]
文件也会自动更新了，并会自动生成了，当然，你还可以在这个
[.d]
文件中
加入的不只是依赖关系，包括生成的命令也可一并加入，让每
个
[.d]
文件都包含一个完赖的规则
。
一旦我们完成这个工作，
接下来，我们就要把
这些自动生成的规则放进我们的主
Makefile
中
。我们可以使用
Makefile
的“
include
”命令，来引入别的
Makefile
文件（前面讲过）
，例如：
sources = foo.c
bar.c
include
$$(sources:.c=.d)
上述语句中的“
$$(sources:.c=.d)
”中的“
.c=.d
”的意思是做一个替换，把变量
$$(sources
)
所有
[.c]
的字串都替换成
[.d]
，关于这个“替换”的内容
，在后面我会有更为详细的讲述。当然，你得注
意次序，因为
i
nclude
是按次来载入文件，最先载入的
[.d]
文
件中的目标会成为默认目标。
书写命令
————
每条规则中的命令和操作系
系统
Sh
ell
的命令行是一致的。
make
会
一按顺序一条一条的执行命令，每条命
令的开头必须以
[Tab
]
键开头，除非，命令是紧跟在依赖规则后面
的分号
后的。在命令行之间中的空格或是空行会被忽略，但是如果该空格或空
行是以
Tab
键开头的，那么
make
< br>会认为其是一个空命令。
我
们在
UNIX
下可能会使
使用不
同的
Shell
，但是
make
的命令默认是被“
/bin/sh
”——
UNIX
的标准
Shell
解释执行的。除非你特别指定一个其它的
Shel
l
。
Makefile
中，
“
< br>#
”是注释符，很像
C/C++
中的“
//
”
，其后的本行字符都被注
释。
一、显示命令
通常，
make
会把其要执
执行的
命令行在命令执行前输出到屏幕上。当我们用“
@
”字符在命令
行前，
那么，这个命令将不被
make
显示出来，最具代表性的例子是，我们用这个功
能来像屏幕显示一些信息。如：
@echo
正在编译
XXX
模块
......
当
make
执行时，
会输出
“正在编译
XXX
模块
.
.....
”
字串，
但不会输出命令，
如果没有
“
@
”
，
那么，
make
< br>将输出：
echo
正在编译
XXX
模块
......
正在编译
XXX
模块<
/p>
......
如果
< br>make
执行时，带入
make
参数“
-n
”或“
--just-
pri
nt
”
，
那么其只是显示命令，
但不会执行命令，
这个功能很有利于我们调试我
们的
Makefile
，看看我们书写的命令是执行起来是什
么样子的
或是什么顺序的。
而
make
参数“
-s
”或“
--slient<
/p>
”则是全面禁止命令的显示。
二、命令执行
当依赖目标新于目标时，也
也就是当规则的目标需要被更新时
，
make
会一条一条的执行其后的命令。
需要
注意的是，如果你要让上一条命令的结果应用在下一条命令时，你应该使用
分号分隔这两条命令。
比如你的第一条命令是
cd
命令，
你希望第二条命令得在
c
d
之后的基础上运行，那么你就不能把这两条命令写在两行上，而应该把这
两条命令写在一行上，用分号分隔。如：
示例一：
exec: cd /home/hchen pwd
示例二：
exec: cd
/home/hchen; pwd
当我们执行“
make exec
”时
，第一个例子中的
cd
没有作用，
pw
d
会打印出当前的
Makefile
目
录，而第二个例子中，
cd
就起作用了，
pwd
会打印出“
/ho
me/hchen
”
。
make
一般是使用环境变量
SHE
LL
中所定义的系统
Shell
来执行
命令，默认情况下使用
UNIX
的标准
Shell
——
/bin/sh
来执行
命令。但在
MS-
DOS
下有点特殊，因为
MS-
DOS
下没有
SHELL
环境变量，
当然你也可以指定。
如果你指定了
UNIX
风格的目
录形式，首先，
make
会在
SHELL
所指定的路径中找寻命令解
释器，如果找不到，其会在当前盘符中的当前目录中寻找，如果再找不到，其
会在
PATH
环境变量中所定义的所有路径中寻找。<
/p>
MS-
DOS
中，如果你定义的命令解释器没有找到，其会给你的命令解释
器加上诸如
“
.exe
”
、
“
.com
”
、
“
.bat
”
、
“
.sh
”等后缀。
三、命令出错
每当命令运行完后，
mak
ke
会检
测每个命令的返回码，如果命令返回成功，那么
make
会执行
下一条命
令，当规则中所有的命令成功返回后，这个规则就算是成功完成了。如果一
个规则中的某个命令出错了（命令退出码非零）
，那么
make
就会终止执行当前
规则，这将有可能终止所
有规则的执行。
有些时候，命令的出错并不
不表示就是错误的。例如
mkdir
命令，我们一定需要建立一个目录，如果目录
不存在，那么
mkdir
就成功执行，万事大吉，如果
目录存在，那么就出
错了。我们之所以使用
mkdir<
/p>
的意思就是一定要有这样的一个目录，于是我们
就不希望
mkdir
出错而终止规则的运行。
为了做到这一点，
忽略命令的出错，
我们可以在
Makefile
的命令行
前加一个减号
“
-
”
< br>（在
Tab
键之后）
，标记为不
管命令出不出错都认为是成功的。如：
clean: -rm -f *.o
还有一个全局的办法是，给
make
加上“
-i
”或是“
--ignore-
err
ors
”参数，那么，
Makefile
中所有命令都会忽略错误。而如果一个规则是以
“
.IGNO
RE
”作为目标的，那么这个规则中的所有命令
将会忽
略错误。这些是不同级别的防止命令出错的方法，你可以根据你的不同
喜欢设置。
还有一个要提一下的
make
的参数的是“
-k
”或是
“
--keep-
going
”
，这个参数的意思是，如果某规则中的命令出错了，那么就终目该规则
的执行，但继续
执行其它规则。
四、嵌套执行
make
在一些大的工程中，我们会
会把我
们不同模块或是不同功能的源文件放在不同的目录中，我们可以在每个
目录中都书写一个
该目录的
Makefile
，这有利于让我们的
Makefi
le
变得更加地简洁，而不至于把所有的东西全部写在一个
Makefile
中，这样会
很难维护我们的<
/p>
Makefile
，这个技术对于我们模块编译和分
段编译有着非常大的好处。
例如，我们有一个子目录叫
subdir
，这
个目录下有个
Makefile
文件，来指明了这个目录下文<
/p>
件的编译规则。那么我们总控的
Makefile
可以这样书写：
subsystem: cd subdir && $$(MAKE)
其等价于：
subsystem: $$(MAKE) -C
subdir
定义
$$(MAKE)
宏变量
量的意思是，也许我们的
make<
/p>
需要一些参数，所以定义成一个变量比较利于
维护。这两个例子的
意思都是先进入“
subdir
”目录，然后执行
mak
e
命令。
我们把这个
Makefil
le
叫做
“总控
Makefile
”
，
总控
Makefile
的变量可以传递到下级的
Makefile
中
< br>（如
果你显示的声明）
，但是不会覆盖下层的
Ma
kefile
中所定义的变量，除非指定了“
-e
”参数。
< br>如果你要传递变量到下级
Makefile
中，那么你可
以使用这样的声明：
export
如果你不想让某些变量传递
到下级
Makefile
中，那么你可以这样声明：
unexport
如：
示例一：
export variable = value
其等价于：
variable = value export variable
其等价于：
export variable := value
其等价于：
variable := value export
variable
示例二：
export variable += value
其等价于：
variable += value export
variable
如果你要传递所有的变量，那么，只要一
个
export
就行了。后面什么也不用跟，表示传递
所有的变量。
需要注意的是，有两个变量
量，一个是
SHELL
，一个是
MAKEFLAGS
，这两个变量不管你是否
export
，其总
是要传递到下层
Makefile
中，特别是
MAKEFI
LES
变量，其中包含了
make
的参数信息，如果我们执行“总控
Makefile
”时有
make
参数或是在上层
M
akefile
中定义了这个变量，
那么
MA
KEFILES
变量将会是这些参数，并会传递到下层
Make
file
中，这是一个
系统级的环境变量。
但是
make
命令中的有几个参数并不往下传递，它们是“
-C
”<
/p>
,
“
-f
”
,
“
-h
”
“
-o
”和“
-
W
”
（有关
Makefile
参数的细节将在后面说明）
，如果你不想往下层传递参数，
那么，你可以这样来：
subsystem: cd subdir && $$(MAKE)
MAKEFLAGS=
如果你定义了环境变量
MAKEFLAGS
，那么你得确信其中的选项是大家都会用到的，如果其<
/p>
中有“
-t
”
,
“
-n
”
,<
/p>
和“
-
q
”参数，那么将会有让你意想不到
的结果，或许会让你异常地恐慌。
还有一个在“嵌套执行”中比较有用的参数，
“
-w
”或是“
--print-
directory
”
会在
make
的过程中输
出一些信息，
让你看到目前的工作目录。
比如，
如果我们的下级
make
目录是“
/home/hchen/
gnu/make
”
，如果我们使用“
make -w
”来执行，那么当进入该目录时，我们会
看到：
make:
Entering directory `/home/hchen/gnu/make'.
而在完成下层
make
后离开目录时，我们会看到：
make: Leaving directory
`/home/hchen/gnu/make'
当你使用
“
-C
”参数来指定
make
下层
Makefile
时，
“
-w
”会被自动打开的。如果参数中有
< br>“
-s
”
（
“
--slient
”
）或是“<
/p>
--no-print-
directory
”
，那么，
“
-w
”总是失效
的。
五、定义命令包
< br>如果
Makefile
中出
出现一
些相同命令序列，那么我们可以为这些相同的命令序列定义一个变量。
定义这种命令序列
的语法以“
define
”开始，以“
endef
”结束，如
：
define run-yacc yacc
$$(firstword $$^) mv .c $$@ endef
这里，
“
run-yacc
c
”
是这个命令包的名字，
其不要和
Makefile
中的变量重名。
在
“
define
”
和
“
endef
”
中
的两行就是命令序列。这个命令包中的第一个
命令是运行
Yacc
程序，因为
Yacc
程序总
是生成“
.c
”的文件，所以第二行
的
命令就是把这个文件改改名字。还是把这个命令包放到一个
示例中来看看吧。
foo.c : foo.y $$(run-yacc)
<
/p>
我们可以看见，
要使用这个命令包，
我们
就好像使用变量一样。在这个命令包的使用中，命
令包“
run
-
yac
c
”中的“
$$^
”就是“
foo.y
”
，
“
$$@
”就是“
foo.c
”
（有关这种以
“
$$
”开头的特殊变量，我们会在后面介绍）
，
make
在执行命令包时，命令包中
的每个命令会被依次独立执行。
使用变量
————
在
Makefile
中的
的定义的变量，就像是
C/C++<
/p>
语言中的宏一样，他代表了一个文本字串，在
Makefile<
/p>
中执行的时候其会自动原模原样地展开在所使用的地方。其
与
C/C++
所不同的是，你可以在
Makefile
中改变其值。在
Makefile
中，变量可
以使用在“目
标”
，
“依赖目标”
，
“命令”或是
Makefile
的其它部分中。
变量的命名字可以包含字符
符、数
字，下划线（可以是数字开头）
，但不应该含有“
:
”
、
“
#
”
、
“
=
”或是空
字符（空格、回车等）
。变量是大小写敏感的，<
/p>
“
foo
”
、<
/p>
“
Foo
”和“
FOO
”是三个不同的变量名。传统的
Makefile
的变量名是
全大写的命名
方式，但我推荐使用大小写搭配的变量名，如：
M
akeFlags
。这样可以避免和系统的变量冲突，而发生意外的事情。
有一些变量是很奇怪字串，如“
$$<
”
、
“
$$@<
/p>
”等，这些是自动化变量，我会在后面介绍。
一、变量的基础
变量在声明时需要给予初值
值，而
在使用时，需要给在变量名前加上“
$$
”符号，但最好用小括号
“
（）
”或
是大括号“
{}
”把变量给包括起来。如果你要使用真实的“
$$<
/p>
”字符，那
么你需要用“
$$$$
< br>”来表示。
变量可以使用在
许多地方，如规则中的“目标”
、
“依赖”
、
“命令”以及新的变量中。先看一
个例子：
objects = program.o
foo.o utils.o
program : $$(objects)
cc -o program $$(objects)
$$(objects) : defs.h
变量会在使用它的地方精确地展开，就像
C/C++
中
的宏一样，例如：
foo = c
prog.o : prog.$$(foo)
$$(foo)$$(foo) -$$(foo) prog.$$(foo)
展开后得到：
prog.o : prog.c
cc -c prog.c
当然，
千万不要在你的
Makefile
中这
样干，
这里只是举个例子来表明
Makefile
中的变量在使
用处展开的真实样子。可见其就是一个“替代”的原理。
另外，
给变量加
上括号完全是为了更加安全地使用这个变量，
在上面的例子中，
如果你不想
给变量加上括号，那也可以，但我还是强烈建议你给变量加上括号。
二、变量中的变量
在定义变量的值时，
我们可以使用其它变量来构造变量的值，
< br>在
Makefile
中有两种方式来在
< br>用变量定义变量的值。
先看
第一种方式，也就是简单的使用“
=
”号，在“
=
”左侧是变量，右侧是变量的值，右侧
变量的值可以
定义在文件的任何一处，
也就是说，
右侧中的变量不一定非要是
已定义好的值，
其也可以使用后面定义的值。如：
foo = $$(bar)
bar
= $$(ugh)
ugh = Huh?
all:
echo $$(foo)
我们执行“
make
all
”将会打出变量
$$(foo)
的值是“
Huh?
”
（
$$(foo)
的值是
$$(bar)
，
$$(bar)
的值
是<
/p>
$$(ugh)
，
$$(ugh)
的值是“
Huh?
”
）可
见，变量是可以使用后面的变量来定义的。
这个功能有好的地方，
也有不好的地方，
好的地方是，
我们可以把变量的真实值推到后面来
定义，如：
CFLAGS =
$$(include_dirs) -O
include_dirs = -Ifoo
-Ibar
当“
CFLAGS
”在命令中被展开时，会是“
-Ifoo -Ibar -O
”
。但这种形式也有不好的地方，那就
是递归
定义，如：
CFLAGS =
$$(CFLAGS) -O
或：
A = $$(B)
B =
$$(A)
这会让
make
陷入无限的变量展开过程中去，
当然，
我们的<
/p>
make
是有能力检测这样的定义，
并会
报错。还有就是如果在变量中使用函数，那么，这种方式会让我们的
make
运行时非常
慢，
更糟糕的是，
他会使用得两个
make
的函数
“
wildcard
”
和
“
shell
”
发生不可预知
的错误。
因为你不会知道这两个函数会被调用多少次。
为了避免上面的这种方法，我们可以使用
make
中的另一种用变量来定义变量的方法。这种
方法使
用的是“
:=
”操作符，如：
x := foo
y :=
$$(x) bar
x := later
其等价于：
y := foo bar
x := later
值得一提的是，
这种方法，
前面的变量不能使用后面的变量，
只能使用前面已定义好了的变
量。如果是这样：
y := $$(x) bar
x := foo
那么，
y
的
值是“
bar
”
，而不是“
foo bar
”
。
上面都是一些比较简单的变量使用了，让我们来看一个复杂的
例子，其中包括了
make
的函
数、条
件表达式和一个系统变量“
MAKELEVEL
”的使用：
ifeq
(0,$${MAKELEVEL})
cur-dir := $$(shell
pwd)
whoami := $$(shell whoami)
host-type := $$(shell arch)
MAKE := $${MAKE} host-type=$${host-type}
whoami=$${whoami}
endif
关于条件表达式和函数，我们在后面再说，对于系统变量“
MAKELE
VEL
”
，其意思是，如果
我们的
make
有一个嵌套执行的动作（参见前面的“嵌套使用
make
”
）
，那么，这
个变量会
记录了我们的当前
Makefile
< br>的调用层数。
下面再介绍两
个定义变量时我们需要知道的，请先看一个例子，如果我们要定义一个变量，
其值是一个
空格，那么我们可以这样来：
nullstring :=
space :=
$$(nullstring) # end of the line
nullstring
是一个
Emp
ty
变量，其中什么也没有，而我们的
space
的值是一个空格。因为在
操作符的右边是很难描述一个空格的，这里采用的技
术很管用，先用一个
Empty
变量
来标
明变量的值开始了，而后面采用“
#
”注释符来表示变量定义的终止，这样，我们可以定义
出其值是一个空格的变量。请注
意这里关于“
#
”的使用，注释符“
#
”的这种特性值得我们
注意，如果我们这样定义一个变量：
dir := /foo/bar #
directory to put the frobs in
< br>dir
这个变量的值是“
/foo/bar
”
，后面还跟了
4
个空格，
如果我们这样使用这样变量来指定
别的目录——“
$$(dir)
/file
”那么就完蛋了。
还有一个比较有用的操作符是“
?=
”
，先看示例：
FOO ?= bar
其含义是，
如果
FOO
没有被定义过，那么变量
F
OO
的值就是“
bar
”
，如果
FOO
先前被定义
过
，那么这条语将什么也不做，其等价于：
ifeq ($$(origin FOO), undefined)
FOO = bar
endif
三、变量高级用法
这里介绍两种变量的高级使用方法，第一种是变量值的替换。
我们可以替换变量中的共有的部分，其格式是“
$$(var:a=b)
”或是“
$${var:a=b
}
”
，其意思是，
把变量“
var
”中所有以“
a
”
字串“结尾”的“
a
”替换成“
b
”字串。这里的“结尾”意思
是“空格”或是“结束符”
。
还是看一个示例吧：
foo := a.o b.o c.o
bar :=
$$(foo:.o=.c)
这个示例中，
< br>我们先定义了一个
“
$$(foo)
”
变量，
而第二行的意思是把
“
$$(foo)
”
中所有以
< br>“
.o
”
字串“结尾”全部替换
成“
.c
”
，所以我们的“
$$(bar)
”的值就是“
a.c b.c
c.c
”
。
另外一种变量替换的技术是以“静态模式”
（参见前面章节）定
义的，如：
foo := a.o
b.o c.o
bar := $$(foo:%.o=%.c)
这依赖于被替换字串中的有相同的模式，模式中必须包含一个
“
%
”字符，这个例子同样让
$$(ba
r)
变量的值为“
a.c b.c
c.c
”
。
第二种高级用法是——“把变量的值再当成变量”
。先看一个例
子：
x = y
y = z
a := $$($$(x))
在这个例子中，
$$(x)
的值是
“
y
”
，
所以
$$($$(x))
就
是
$$(y)
，
于是
$$(a)
的值就是
“
z
”
。
（注意，
是
“
x=y
”
，
而不是“
x=$$(y)
”
）
我们还可以使用更多的层次：
x = y
y = z
z = u
a := $$($$($$(x)))
这里的
$$(a)
的值是“
u
”
，相关的推导留给读者自己去做吧。
让我们再复杂一点，使用上“在变量定义中使用变量”的第一
个方式，来看一个例子：
x =
$$(y)
y = z
z = Hello
a := $$($$(x))
这里的
$$($$(x))
被替换成了
$$($$(y
))
，
因为
$$(y)
< br>值是
“
z
”
，
所以，
最终结果是：
a:=$$(
z)
，
也就是
“
Hello
”
。
再复杂一点，我们再加上函数：
x = variable1
variable2 := Hello
y =
$$(subst 1,2,$$(x))
z = y
a :=
$$($$($$(z)))
这个例子中，
“
$$($$($$(z)))
”扩展为“
$$($$(y))
”
，而其再次被扩展为“
$$($$(subst
1,2,$$(x)))
”
。
$$(x)
的值是“
var
iable1
”
，
subst
函数把“
variable1
”中的所有“
1
”字串替换成“
2
”字串，于是，
“
variabl
e1
”变成“
variable2
”<
/p>
，再取其值，所以，最终，
$$(a)
的值
就是
$$(variable2)
的值——
“
Hello
”
。
< br>（喔，好不容易）
在这种方
式中，或要可以使用多个变量来组成一个变量的名字，然后再取其值：
first_second = Hello
a = first
b = second
all = $$($$a_$$b)
这
里的“
$$a_$$b
”组成了“
firs
t_second
”
，于是，
$$(al
l)
的值就是“
Hello
”
。
再来看看结合第一种技术的例子：
a_objects := a.o b.o c.o
1_objects := 1.o 2.o 3.o
sources := $$($$(a1)_objects:.o=.c)
这个例子中，如果
$$(a1)
的值是“
a
”的话，那么，
< br>$$(sources)
的值就是“
a.c b.c c.
c
”
；如果
$$(a1)
的值是“
1
”
，那么
$$(sources)
的值是“
1.c 2.c
3.c
”
。
再来看一个这种技术和“函数”与“条件语句”一同使用的例子：
ifdef do_sort
func := sort
else
func := strip
endif
bar := a d b g q c
foo := $$($$(func) $$(bar))
这个示例中，如果定义了“
do_s
ort
”
，那么：
foo :=
$$(sort a d b g q c)
，于是
$$(foo)
的值就是“
a
b c d g q<
/p>
”
，而如果没有定义“
do_sort<
/p>
”
，那么：
foo := $$(sort
a d b g q c)
，调用的就是
strip
函
数。
当然，
“把变量的值再当成变量”这种技术，同样可以用在操作符的左边：<
/p>
dir = foo
$$(dir)_sources := $$(wildcard
$$(dir)/*.c)
define $$(dir)_print
lpr $$($$(dir)_sources)
endef
这个例子中定义了三个变量：
“
dir
”
，
“
foo_sources
”和“
foo_p
rint
”
。
四、追加变量值
< br>我们可以使用“
+=
”操作符给变量追加值，如：
objects = main.o
foo.o bar.o utils.o
objects +=
another.o
于是，我们的
$$(objects)
值变成：
“
ma
in.o foo.o bar.o utils.o another.o
”
（
another.o
被追加进去
了）
使用“
+=
”操作符，可以模拟为下面的这种例子：
objects = main.o foo.o
bar.o utils.o
objects := $$(objects)
another.o
所不同的是，用“
+=
”更为简洁。
如果变量之前没有定义过，
那么，
“
+=
”
会自动变成
“
=
”
，
如果前面有变
量定义，
那么
“
+=
< br>”
会继承于前次操作的赋值符。如果前一次的是“
:=<
/p>
”
，那么“
+=
”会以“
:=
”作为其赋值符，
如：<
/p>
variable :=
value
variable += more
等价于：
variable := value
variable
:= $$(variable) more
但如果是这种情况：
variable = value
variable +=
more
由于前次的赋值符是“
=
”
，所以“
+=
”也会以“
=
”来做为赋值，那么岂不会发生变量的递
补归定义，
这是很不好的，
所以
make
会自动为我们解决这个问题，
我们不必担心
这个问题。
五、
override
指示符
如
果有变量是通常
make
的命令行参数设置的，
那么
Makefile
中对这个变量的赋值会被忽略。
如果你想在
Makefile
中设置这
类参数的值，那么，你可以使用“
override
”指示符。
其语法
是：
override
override
当然，你还可以追加：
override
对于多行的变量定义，
我们用
define
指示符，
在
define
指示符前，
也同样可以使用
< br>ovveride
指示符，如：
override define foo
bar
endef
六、多行变量
还有一种设置变量值的方法是使用
define
关键字。使
用
define
关键字设置变量的值可以有
换行，
这有利于定义一系列的命令
（前面我们讲过
“命令包”
的技术就是利用这个关键字）
。
define
指示符后面跟的是变量的名字，
而重起一行定义变量的值，
定
义是以
endef
关键字结
束。
其工作方式和
“
=
”
操作符一样。
变量的值可以包含函数、
命令、
文字，
或是其它变量。
因为命令
需要以
[Tab]
键开头，所以如果你用
define
定义的命令变量中没有以
[Tab]
键开头，
那么
make
就
不会把其认为是命令。
下面的这个
示例展示了
define
的用法：
define two-lines
echo foo
echo $$(bar)
endef
七、环境变量
make
运行时的系统环境变量可以在
make
开始运行时被载入到
Makefile
文件中，但是如果
Makefile
中已定义了这个
变量，或是这个变量由
make
命令行带入，那么系统的环境变
量的
值将被覆盖。
（如果
make
指定了“
-e
”参数，那么，系统环境变量
将覆盖
Makefile
中定义的
变量
）
因此，
如果我们在环境变量中设置了
“
CFLAGS
< br>”
环境变量，
那么我们就可以在所有的
< br>Makefile
中使用这个变量了。
这对于我们使用统
一的编译参数有比较大的好处。
如果
Makefile
中定义
了
CFLAGS
，
那么则会使用
Makefile
中的
这个变量，
如果没有定义则使用系统环境变量的值，
一个共性和
个性的统一，很像“全局变量”和“局部变量”的特性。
<
/p>
当
make
嵌套调用时（参见前面的“嵌
套调用”章节）
，上层
Makefile
中定义的变量会以系
统环境变量的方式传递到下层的
Make
file
中。
当然，
默认情况下，
只有通过命令行设置的变
量会被传递。而定义在文件中的变量，如果
要向下层
Makefile
传递，则
需要使用
exprot
关
键字来声明。
（参见前面章节）
当然，我并不推荐把许多的变量都定义在系统环境中，这样，在我们执行不用的
Makefile
时，拥有的是同一套系统变量，这可能会带来更多的麻烦。
八、目标变量
前面我们所讲的在
Makefile
中定义的变量都是“全
局变量”
，在整个文件，我们都可以访问
这些变量。当然，
“自动化变量”除外，如“
$$<
”等这种类
量的自动化变量就属于“规则型
变量”
，这种变量的值依赖于规
则的目标和依赖目标的定义。
当然
，我样同样可以为某个目标设置局部变量，这种变量被称为“
Target-
specific
Variable
”
，
它可以和“全局变量”同名，因为它的作用范围只在这条规则以及连带规则中，所以
其值也
只在作用范围内有效。而不会影响规则链以外的全局变量的值。
< br>
其语法是：
可以是前面讲过
的各种赋值表达式，
如
“
=
”
、
“
:=
”
、
“
+=
”
或是
“？
=
”
。
第二个语法是针对于
ma
ke
命令行带入的变量，或是系统环境变量。
这个特性非常的有用，
当我们设置了
这样一个变量，
这个变量会作用到由这个目标所引发的
所有的规
则中去。如：
prog :
CFLAGS = -g
prog : prog.o foo.o bar.o
$$(CC) $$(CFLAGS) prog.o foo.o bar.o
prog.o : prog.c
$$(CC) $$(CFLAGS) prog.c
foo.o : foo.c
$$(CC)
$$(CFLAGS) foo.c
bar.o :
bar.c
$$(CC) $$(CFLAGS) bar.c
在这个示例中，不管全局的
$$(CFLAGS)
的值是什么，在
prog
目标，以及其所引发的所有规
则
中（
prog.o foo.o bar.o
的规则）
，
$$(CFLAGS)
的值都是“
-g
”
九、模式变量
在
GNU
的
make
中，还支持模式变量（
Pattern-specific Variabl
e
）
，通过上面的目标变量中，
我们知
道，
变量可以定义在某个目标上。
模式变量的好处就是，
我们可以给定一种
“模式”
，
可以把变量定义在符合这种模式的所有目标上。
<
/p>
我们知道，
make
的“模式”一般是至
少含有一个“
%
”的，所以，我们可以以如下方式给
所有以
[.o]
结尾的目标定义目标变量：
%.o : CFLAGS = -O
同样，模式变量的语法和“目标变量”一样：
override
同样是针对于系统环境传入的变量，或是
make
命令行指定的变量。
使用条件判断
——————
使用条件判断，可以让
make
根据运行时的不同情况选择
不同的执行分支。条件表达式可以
是比较变量的值，或是比较变量和常量的值。
一、示例
下面的例子，判断
$$(CC)
变量是否“
gcc
”
，如果是的话，则使用
GNU
函数编译目标。
< br>
libs_for_gcc = -lgnu
normal_libs =
foo: $$(objects)
ifeq
($$(CC),gcc)
$$(CC) -o foo $$(objects)
$$(libs_for_gcc)
else
$$(CC)
-o foo $$(objects) $$(normal_libs)
endif
可见，在上面示例的这个规则中，目标“
foo
”可以根据变量“
$$(CC)
”值来选取不同的函数
库来编译程序。
我们可以从上面的示例中看到三个关键字：
< br>ifeq
、
else
和
endif
。
ifeq
的意思表示条件语句的
开始，并指定一个条件表达式，表达式包含两个参数，以逗号分隔
，表达式以圆括号括起。
else
表示条件表达式为假的情况。
endif
表示一个条件语句的结束，任何一个条件表达式都<
/p>
应该以
endif
结束。
当我们的变量
$$(CC)
值是“
gcc
”时，目标
foo
的规则是：
foo: $$(objects)
$$(CC) -o foo
$$(objects) $$(libs_for_gcc)
而当我们的变量
$$(CC)
值不是“
g
cc
”时（比如“
cc
”
）
，目标
foo
的规则是：
foo: $$(objects)
$$(CC) -o foo $$(objects) $$(normal_libs)
当然，我们还可以把上面的那个例子写得更简洁一些：
libs_for_gcc = -lgnu
normal_libs =
ifeq ($$(CC),gcc)
libs=$$(libs_for_gcc)
else
libs=$$(normal_libs)
endif