-
在通用的电子器件设备中，
TTL
和
CMOS
电路的应用非常广泛。但是面对现在系统日益复杂，传输的数据<
/p>
量越来越大，实时性要求越来越高，传输距离越来越长的发展趋势，掌握高速数据传输的逻
辑电平知识和
设计能力就显得更加迫切了。
5V
TTL
和
5V
CMOS
逻辑电平是通用的逻辑电平。
·
3.3V
及以下的逻辑电平被称为低电压逻辑电平，
常用的
为
LVTTL
电平。
·
低电压的逻辑电平还有
2.5V
和
< br>1.8V
两种。
·
ECL/P
ECL
和
LVDS
是差分输入输
出。
·
RS-422/485
和
RS-232
是串口的接口标准，
RS-422/485
是差分输入
常用电平标准
现在常用的电平标准有
TTL
、
CMOS
、
LVT
TL
、
LVCMOS
、
ECL
、
PECL
、
LVPECL
、
RS232
、
RS485
等，
还有一些速度比
较高的
LVDS
、
GTL
、
PGTL
、
CML
、
HSTL
、
SST
L
等。
下面简单介绍一下各自的供电电源、
电平标准以及使用注意事项。
TTL
：
Transistor-
Transistor Logic
三极管结构。
Vcc
：
5
V
；
VOH>=2.4V
；
VOL<=0.5V
；
VIH>=2V
；
VIL<=0.8V
。
因为
2.4V
与
5V
之间还有很大空闲，对改善噪声容限并没什么好处，又
会白白增大系统功耗，还
会影响速度。所以后来就把一部分
“<
/p>
砍
”
掉了。也就是后面的
LVTTL
。
LVTTL
又分
3.3V
< br>、
2.5V
以及更低电压的
LV
TTL(Low V
oltage
TTL)
。
3.3V LVTTL
：
Vcc
：
3
.3V
；
VOH>=2.4V
；
VOL<=0.4V
；
VIH>=2V
；
VIL<=0.8V
。
2.5V LVTTL
：
Vcc
：
2
.5V
；
VOH>=2.0V
；
VOL<=0.2V
；
VIH>=1.7V<
/p>
；
VIL<=0.7V
。
更低的
L
VTTL
不常用。多用在处理器等高速芯片，使用时查看芯片手册就
OK
了。
TTL
使用注意：
TTL
电平一般过冲都会比
较严重，可能在始端串
22
欧或
33<
/p>
欧电阻；
TTL
电平输入脚悬空时是内部认为是高电平。要下拉的话应用
1k<
/p>
以下电阻下拉。
TTL
输出不能驱动
CMOS
输入。
CMO
S
：
Complementary Metal Oxide
Semiconductor
PMOS+NMOS
。
Vcc
：
5V
；<
/p>
VOH>=4.45V
；
VOL<=0.
5V
；
VIH>=3.5V
；
VIL<=1.5V
。
相对
TTL
有了更大的噪声容限，输入阻抗远大于
TTL
输入阻抗。对应<
/p>
3.3V LVTTL
，出现了
LVCM
OS
，可以与
3.3V
的
LVTTL
直接相互驱动。
3.3V
LVCMOS
：
Vcc
：
3.3V
；
VOH>=3.2V
；
VOL<=0
.1V
；
VIH>=2.0V
；
VIL<=0.7V
。
2.5V
LVCMOS
：
Vcc
：
2.5V
；
VOH>=2V
；
VOL<=0.1
V
；
VIH>=1.7V
；
VIL<=0.7V
。
CMOS
使用注意：
CMOS
结构内部寄生有可控硅结构，当输入或输入管脚高于
< br>VCC
一定值
(
比如
一些芯片是
0.7V)
时，电流足够大的话，可能
引起闩锁效应，导致芯片的烧毁。
ECL
：
Emitter
Coupled Logic
发射极耦合逻辑电路
(
差分结构
)
Vcc
=0V
；
V
ee
：
-5.2V
；
VOH=-0.88
V
；
VOL=-1.72V
；
VIH=-1.24V
；
VIL=-1.36V
。
速度快
，驱动能力强，噪声小，很容易达到几百
M
的应用。但是功耗大
，需要负电源。为简化电
源，出现了
PECL(ECL
结构，改用正电压供电
)
和
LVPECL
。
PECL
：
Pseudo/Positive ECL
Vcc
=5V
；
VOH=4.12V
；
VOL=3.28V
；
VIH=3.78V<
/p>
；
VIL=3.64V
LVPELC
：
Low
V
oltage PECL
Vcc
=3.3V
；
VOH=2.42V
；<
/p>
VOL=1.58V
；
VIH=2.06
V
；
VIL=1.94V
ECL
、
P
ECL
、
LVPECL
使用注意：不同
电平不能直接驱动。中间可用交流耦合、电阻网络或专用
芯片进行转换。
以上三种均为射随输出结构，
必须有电阻拉到一个直流偏置电压。
(
如多用于时钟的
LVPECL
：
直流匹配时用
130
欧上拉，同
时用
82
欧下拉；交流匹配时用
82<
/p>
欧上拉，同时用
130
欧下拉。但两种方
式
工作后直流电平都在
1.95V
左右
。
)
前面的电平标准摆幅都比较大，为降低电磁辐射，同时提高开
关速度又推出
LVDS
电平标准。
LVDS
：
Low
V
oltage Differential Signaling
差分对输入输出，内部有一个恒流源
3.5-4mA
，在差分线上改变方向来表示
0
和
1
。通过外部的
100
欧匹配电阻
(
并在差分线上靠近接收端
)
转换为
±
350mV
的
差分电平。
LVDS
使用注意：可以达到
600M
以上，
P
CB
要求较高，差分线要求严格等长，差最好不超过
10mil
(0.25mm)
。
100
欧电阻离接
收端距离不能超过
500mil
，最好控制在
< br>300mil
以内。
其他的一些：
CML
：是内部做好匹配的一种电路
，不需再进行匹配。三极管结构，也是差分线，速度能达到
3G
以上。只能点对点传输。
GTL
：
类似
CM
OS
的一种结构，
输入为比较器结构，
比较器一端接参考电平，
另一端接输入信号。
1.2V
电源供电。
Vcc
=1.2V
；
VOH>=1.1V
；<
/p>
VOL<=0.4V
；
VIH>=0.8
5V
；
VIL<=0.75V
PGTL/GTL+
：
Vcc=1.5V
；
VOH>=1.4V
；
VOL<=0.46V
；
VIH>=1.2V
；
VIL<=0.8V
HST
L
是主要用于
QDR
存储器的一种电平
标准：一般有
V?
CCIO=1.8V
和
V?
?
CCIO=1.5V
。和上
面的
GTL
相似
，输入为输入为比较器结构，比较器一端接参考电平
(VCCIO/2)
，另一端接输入信号。对参
考电平要求比较高
(1%<
/p>
精度
)
。
SSTL
主要用于
DDR
存储器。和
HST
L
基本相同。
V?
?
CCIO=2.5V
，输入为输入为比较器结构，
比较器一端接参考电平
1.25V
，另一端接输入
信号。对参考电平要求比较高
(1%
精度
)
。
H
STL
和
SSTL
大多用在
300M
以下。
RS232
采用
±
12-15V
供电，我们电脑后面的串口即为
RS232
标准。
+12V
表示
0
，
-12V
< br>表示
1
。可
以用
MAX3232
等专用芯片转换，也可以用两个三极管加一些外围电路进行反相
和电压匹配。
RS485
是一种差分结构，相对
RS232
有更高的抗干
扰能力。传输距离可以达到上千米。
差分信号
LVDS
1
差分信号
差分信号用一个数值来表示两个物理量之
间的差异。从严格意义上讲，所有电压信号都是差分的，因
为一个电压只能相对于另一个
电压而言。在某些系统里，系统
?
地
?
被用作电压基准点。当
?
地
?
作为电压测量
基准时，这种信号规划被称为单端
的。使用该术语是因信号采用单个导体上的电压来表示的；另一方面，
一个差分信号作用
在两个导体上。信号值是两个导体间的电压差。尽管不是非常必要，这两个电压的平均
值
还是会经常保持一致。
差分信号具有如下优点：
（
1
）因为
可以控制
“
基准
”
电压，所以很容易识别小信号。从差分信号恢复的信号值在很大程度上与
?
地
?
的
精确值无关，而
在某一范围内。
（
2
）它对外部电磁干扰（
E
MI
）是高度免疫的。一个干扰源几乎相同程度地影响差分信号对的每一端。既
然电压差异决定信号值，这样将忽视在两个导体上出现的任何同样干扰。
（
3
）在一个单电源系统，能够从容精确地处理
?
双极
?
信号。为了处理单端、单电源系统的双极信号，必须<
/p>
在地与电源干线之间任意电压处（通常是中点）建立一个虚地。用高于虚地的电压表示正极
信号，低于虚
地的电压表示负极信号。必须把虚地正确分布到整个系统里。而对于差分信
号，不需要这样一个虚地，这
就使处理和传播双极信号有一个高逼真度，而无须依赖虚地
的稳定性。
LVDS
、
PECL
、
RS-422
等标准都采取差分传输方式。
2
LVDS
总线
LVDS(Low V
oltage
Differential Signaling)
是一种小振幅差分信号技术。
LVDS
在两个标准中定义：
1996
年
3
月通过的
IEE
E P1596.3
主要面向
SCI(Scalable
Coherent Interface)
，定义了
LVDS<
/p>
的电特性，还定义了
SCI
协议中包交换
时的编码；
1995
年
11
月通过的
ANSI/EIA/EIA-644
主要
定义了
LVDS
的电特性，并建议
65
5Mbps
的最大速率和
1.923Gbps
< br>的小失真理论极限速率。
在两个标准中都指定了与传输介质无关的特性。
只要传输介质在指定的噪声容限和可允许时钟偏斜的范围内发送信号到接收器，接口都能正常工作
。可用
于服务器、可堆垒集线器、无线基站、
ATM
交换机及高分辨率显示等，也可用于通信系统的设计。
2.1
LVDS
工作原理
图
1
为
LVDS
的原理简图，其驱动器由一个恒
流源（通常为
3.5mA
）驱动一对差分信号线组成。在接收端
-
-
-
-
-
-
-
-
-
上一篇：make用法汇总
下一篇：婚礼mv微电影背景音乐精选10首