-
CMOS
射频功率放大器高效率和高线性度研究进展
摘
要：
CMOS
工艺价格低廉且兼容基
带工艺，是单片集成电路的理想材料。根据现代无线
通信系统所采用的调制方式对功率放
大器的性能要求，重点介绍了功率放大器的效率和线性
增强技术，
比较了相应技术间的优点和缺点，
最后阐述包络放大器的发展趋势及其在
LTE
（
4G
）
的应用。
关键词：
<
/p>
功率放大器；效率；线性度；
LTE
；<
/p>
CMOS
；包络跟综
0
引言
目前，全球应用于智能手机等便携性移动设备的移动网络急速
发展和扩张，且多功能智
能手机应用愈加广泛，为满足用户实时通信的用户体验，应用于
智能手机的通信系统应该能
够更加有效地处理文字、声音和视频数据并实现全球漫游。为
了提供高数据速率的大数据传
输，现代通信系统（
WCDMA/
3G/4G/LTE
）采用了更加复杂的高频谱效率的调制方式，如
OFDM
或
QPSK
和
QAM
等相移键控和幅移键控相结合的调制方式。
为满足不同用户的使用需求，
智能
手机一般都支持两种或者两种
以上网络制式，而随着手机的工作制式不同，其有效的频率带
宽不同，因此，作为通信模
组之一的功率放大器（
PA
）应具备多频多模（
Multi-band and
Multi-
mode
）的能力。
作
为
3GPP(3rd
Generation
Partnership
Project)
的
演
进
路
线
中
的
主
流
技
术
，
LTE-Advanced
将是
2015
年的主流通信方式。
LTE
的关键技术有多载波和多天线技术，
其中多
载波技术采
用正交频分复用
(OFDM)
的调制方式，使各个子载波重叠排
列，大大提高频谱效率
的同时保持了载波之间的正交性，以避免载波之间的干扰。不过，
LTE
信号在给定的受限的
带宽内，有
着非常高的峰均比
(PAPR)
，这使
PA
常工作在功率回退区，造成
PA
的
实际效率低
下的现象。另外，为了线性放大
LTE
这类非常包络信号
(non-constant envelope sig
nal)
，
要求
PA
< br>有着较高的线性度
(Linearity)
，因此，应用
于新一代通信系统的功率放大器，必须
有着较高的功率效率和线性度，且有着较宽的工作
带宽或者是满足多频多模的通信要求。
随着便携设备的功能模块越来越复杂，将各个模块单片集成起
来，将大大缩短设备制造
商的加工时间，因此，如何减小芯片的有效面积和用廉价的工艺
在单一芯片上实现整个射频
模组将是未来的研究主流。现代比较流行的集成电路工艺主要
有六种
:
硅
CMOS
< br>、
BICMOS
、
Bipola
r
、
GaAs
、
HBT
和
SiGe
，但由于硅工艺是
最为成熟的，也是成本最低、集成度高和应用
最广泛的集成工艺，另外，大多数无线收发
机的基带处理部分都使用硅工艺，因此，硅
CMOS
工艺是单片
实现各个模块集成的理想解决方案。
不过
CMOS
工艺自身存在着物理缺陷，
如低截
止电压
(breakdown
voltage)
、较差
的电流能动能力、片上无源器件的
Q
值小、较大的寄生电
容、
地衬底电阻率较低、
没有较为精确的
RF
模型和较差的线性度等，
这些缺陷都大
大限制了
CMOS
在
RFIC
领域的应用，而且通信系统对高效率、高线性度和可实现性有着很高的要求，
所以目前
PA
制造商还是常使用价格比较昂贵的
III-V
类混合硅半导体工艺器件
(Compo
und
Semiconductor
Device)[1-
4]
，这些器件通过
TWV(Through-Wafer-v
ia)
技术提供一个具有良
好散热效率的理想环境，常用于
Bluetooth
、
WLAN
和
GSM/GPRS
等应用
[5]
。不过，
CMOS
工艺
的物理缺陷可以通过一系列技术来缓解，在高供电电压的情况下，可以选择
HV CMOS
和
BCD(Bipolar-CMOS-D
MOS)
工艺
[6]
。
采用下行键合线
(Down-bonding
Wir
es)
可以实现在给定的
负载下得到较高的输出功率，这种方法
的缺点是会减小电压摆幅，不过可以通过引入差分结
构克服这个缺点。解决
CMOS
工艺低截止电压的一个很好的技术是引入共源共栅的
Cascode
结构，
不过这种结构会使等效的
knee
电压增加，
所以也会在一定程度上减
小电压摆幅。
CMOS
的寄生电容和衬底较低的电阻率，使得在
晶体管引脚间的信号存在着耦合，不过这种耦合影
响也不全是消极的，通过利用在
Cascode
结构中的共栅
(CG)
晶体管的
RF
泄露信号
(Leakage
signals)
提供一个负反馈，不仅
可以增强线性度，而且可以减小栅极和漏极间的电压耦合，
这种方法最大的一个优点就是
不需要额外的器件和芯片面积，
而且容易实现。
由于
CMOS
的跨
导
较
低
，
其
电
流
驱
动
能
力
较
其
他
III-V
类
半
导
体
低
，
需
要
通
过
级
联
结
构
来
实<
/p>
现
(Cascaded-stage)
较
大的功率增益，
所以，
多级级联
(mu
ltistage
cascade
topology)
是
CMOS
PA
中最常见的一种电路拓扑。
虽然采用<
/p>
Cascode
结构和栅氧厚度较厚的晶体管可以减轻
CMOS
的热载流体效应和低栅氧厚度的低击穿电压的问题，但这并不是最
理想的办法。根据最新的
研究报告，
应用于
3G/4G
的手持设备的硅工艺
PAs
的性能已经可以和
III-V
类
P
As
相比拟
[7]
，
< br>另外，
类似于
III-V
类工艺
的
TWV
技术，
在
SiGe
BiCMOS
工艺中，
TSV
（
Through-Silicon-
Via
）
技术同样可以为
SiGe <
/p>
BiCMOS
工艺提供一个理想的回流地环境和热释放条件，
因此，
采用
TSV
技术的
SiGe CMOS
工艺将会是
PA
设计的一个首选方案
[8]
。
1
PA
效率增强技术的关键研究进展
功率放大器是手持移动设备中耗能最大的模块之一，因此为了
延长电池的使用寿命和迎
合新一代通信
(4G/LTE)
的要求，
高效率是
PA
设计的一个很重要而且颇有挑战性的指标。
由于
传统的
PA
供电电压是固定的，而且它的最优负载仅仅是当
< br>PA
输出最大功率时的最优阻抗，
对于
< br>LTE
这种有着高
PAPR
的调
制方式，
PA
常工作在功率回退区，
因
此
PA
的实际工作效率非
常低。
提高这类
PA
效率的关键技术主要有两类：
通过一定
方法调制负载，
使每个功率回退点都
对应于一个最优阻抗
[9]
和通过输出的瞬时功率调制供电电压，
从而减小功率回退时的静态功
耗。第一种通过调制负载的方法常用于手机等移动设备，第
二种方法常常直接通过利用调制
信号的包络直接去调制
PA
的工作电压，从而减小功耗
[10]
。
通过直接调制
PA
的工作电压而达到增强
PA
效率的技术主要有
PM(Polar
Modulation)
、
EER(Envelope
Elimination and
Restoration)
和
ET(Envelope Tra
cking)
，
。
PM
利用数字信
号处理技术
(DSP)
来产生相位和幅度调制信号
[11
，
12]
，
不过这种方法受限于
DC-
DC
转换器自
身的效率、带宽和面积，并且
DC-DC
转换模块通常需要使用片外的电感和开关实现，这大大
< br>限制了
PM
在
RFIC
中的应用。
EER
和
E
T
是目前
PA
效率增强的主流技术。<
/p>
EER
通过包络检波器
和限幅器将输入信
号分解成幅度信号和相位信号，
因此可以用非线性
PA
来放大相位信号，
而
PA
的电压则由幅度信号调制，从而可以达到较大的效率，
，但
E
ER
内部固有的非线性导致幅
度调制路径和相位调制路径间存在
延时
[13
，
14]
< br>。
与
EER
不同的是，
ET
使用线性的
PA
，
。因此，
ET
的最大的一个好处就是没有类似于
EER
的
这种延时失配现象
[15]
，
从而使<
/p>
ET
技术可以在增强效率的基础上通过其他技术来取得线性
度和效率之间的折中，并可以应用于宽带信号
[16]
。
ET
主要目标是为了当输入高
PARP
信号
时，同时在最大输出功率和在功率回退区域获得
最大工作效率，且满足高线性度的要求，如
EVM
和
ACLR
等。另外，
ET
技术的效率和线性度依赖于电源调制器（
Supply Modulator
）
，如
果电源调制效率低下，
则
ET
整体的效率就非常低，
因此
必须增强电源调制器的线性度，
文献
[17]
< br>通过双开关和前馈信号来增强电源调制器的效率。为了精确跟踪宽带信号并不产生明显
失真，需要提高电源调制器的工作带宽
[18]
。
使用
ET
技术可以大幅度提高功率回退时的效率，<
/p>
，为了减小复杂性和提高跟踪精度，电
源调制器可以通过开关实现
在线性区使
PA
工作电压保持一个较小的恒定值，
而在过渡区和压
缩区则通过调制信号的包络来调制
P
A
的工作电压，
。
采用这种方式的
ET
技术有一个缺点，
那
< br>就是增益会有所降低，
，但这种方式较固定电压的方式有着较低的
ACLR
和
EVM
，特别是在
高
输出功率的情况下，
。