-
主板的各种类型信号的基本走线要求
首先在做图之前应对一些重要信号进行
Space
设置和一些线宽设置，
如果客没有
Layoutguaid,
这就要求我们自已要有这方面的经验，
，一般情况下我们要注意以下信号的基本走线规则：
1
、
CPU
的走线：
CPU
的走线一般情况下是走
5/10
Control
线间距要稍大些，在
20mil
左右，
<1>Data<
/p>
线（
0-63
）
64
根；
<2>Address
线（
3-31<
/p>
）
REQ(0-4)
等
<3>Control
线（一般分布
在
data
线和
Address
线的中间）
Dat
a
线走线时每
16
根线为一组走在一起
，走同层。
（
0-15
）
（
16-31
）
（
32-47
）
< br>
（
48-63
）且每组分布<
/p>
2
－
3
根控制线，
Address
线走线时每
16
根为一组走在一起，
走同层，
所不同的是
Address
线是从
（
3-31
）
前面（
0-2
）没有。一般分
2
组，
<1> (3-16)
加
5
根
REQ
的线，
18
根；
<2> (17-31)
16
根；
CPU
信号走线时还应与其他信号用
20-
30mil
的
GND
线分开，如
DDR
的信号，以方便
打
VIA
下内层
GND,
起到包地的
作用。
2
、
DDR
信号：
DDR
的线除
Control
线外，
一般也是走
5/10
Control
< br>线要保持
20mil
的线距，
和
CPU
一样也主要分为以下
3
类：
<1>Dat
a
线（
0-63
）
64
根
<2>Address
线
(0-13)
另外还有一些其他名字的
addre
ss
信号线，
<3>Control
线（一般分布在
data
和
address
的线中间）
Data
线走线时每
8
根为一组另加
DQM,DQS2
根
Control
线走在一起，走同层，主要分
组方式为：
MD
(0-7)
加
DQM0
DQS0
MD (8-15)
加
DQM 1
DQS 1
MD
(16-23)
加
DQM 2
DQS 2
MD (24-31)
加
DQM3
DQS 3
MD (32-39)
加
DQM 4
DQS 4
MD
(40-47)
加
DQM 5
DQS 5
MD (48-55)
加
DQM 6
DQS 6
MD (56-63)
加
DQM 7
DQS 7
Address
线尽量全部走在一起；
另外<
/p>
DDR
部分还有
3
对
CLK
线如果是双通道的
DDR
则有
6
对
CL
K
线，
CLK
配对走，
与其他信号应至少保持
20mil
以上的间距。
DDR
和
CPU
一样也应与其他信号用
20-30mil
的
GND
信号隔开，主要是
CPU
和
AGP
的信号
3
、
CLK
信号：
CLK
信号是主板当中最为重要的信号，一般大至有以下几种：
<1>200
兆
<2>100
兆
<3>66
兆
<4>48
兆
<5>16
兆
一般前
2
种主要是用于
CPU
和
NB
当
中，为高频
CLK
线，应至少保持
25
mil
以上的
间距，配对走，一般走
5
/7
，
第
3
种主要用于
DDR
和
SB
当中，
走
20/7/5/7/20
，
第
4
种一般用于
PCI
和
AGP
当中，
走
20/7/5/7/20
，第
5
种一般用得很少，主要是用于一些小的
IC.
和
AUDIO
部分，这种<
/p>
CLK
相
对前几种要稍显得不是那么的重
要，走
15/5/15
即可，
CLK<
/p>
信号还应少打
via,
一般不可超过
2
个
V
AI.
走线时尽量参考到
GND.
晶振在组件面不
可走线，晶振的信号尽量要短。
4
、
IDE
信号：
IDE
信号主要有
（
pd0-15
）
16
根线加
2
根控制线，
还有一些其他信号的线，
控制线一般
在
25pin,
和
27pin,Space
走
10/5/10
即可，
5
、
USB
信号：
USB1.0
< br>走
10/10/10.
与其他信号空
20mil
以上即可；
USB2.0
走
7.5
/7.5/7.5
与其他信号空
20mil
以上即可；
走线时尽量参考到
GND
层。少打
V
AI,
尽量不
要超过
2
个
V
AI.
6
、
LAN
信号：
LAN,
信号一般有
2
对信号，
配对走，
走
20/7/5
/7/20
或
20/10/10/10/20.
走线时尽量参考到
GND
层。少打
V
AI,
尽量不要超过
2
个
via.
7
、
AUDIO
信号：
AUDIO
信号一般走
10/10<
/p>
即可，一般不能穿其他信号区过，其他信号区也不能穿
AUDIO
区过。
8
、
VLINK
信号
VLINK
信号一般有
11
根
data
线和
2
根控制线，
2
根控
制线配对走，
VLINK
信号的间
距
要大一些，至少要保持
15mil
以上，
2
根对线与其他
VLINK
信号要
保持
20mil
的线距。
不要超过
2
个
via,
要包
地。
9
、
PCI
信号：
PCI
信号要求不是那么的高，
，走
5/5/5
即可。
10
、电源信号：
电源信号走线时应注意线宽，
主要是
要分清电源的来源和电流量，
一般我们
1A
走
40mil
线宽即可，线宽不够时可考虑铺铜或切到内层
，应尽量不要与重要信号走太近。
[ZT]
布线系统中的屏蔽及非屏蔽
采用屏蔽布线系统主要是基于电磁兼容方面的考虑。
所谓电磁兼容是指电子设备或网络系
统具有一定的抵抗电磁干扰的能力，
同时不能产生过量的电磁辐射。
也就是说，
要求该设备
或网络系统能够在比较恶劣的电磁环境中正常工作
,
同时又不能辐射过量的电磁波干扰周围
其它设备及网络的正常工作。
为什么目前电磁兼容引起重视
?
一方面
,
外
界电磁环境越来越恶劣，新的电磁干扰源不断产生，如无线寻呼
,
移动电话
,
微蜂窝
个人通信系统等相
继出现
,
而且工作频率不断提高。
另一方面
,
数据通信速率迅速增长
,
因为通信已不只局限于语音
,
数据
,
还包括高质量的
图象信
号
。
以
局
域
网
技
术<
/p>
来
讲
,
网
络
速
率
已
经
从
以
前
的
10MBPS
提
高
到
100MBPS,
乃
至
A
TM155MBPS,622MBPS,
及目前议论较多的
GBPS
局域网技术。
网络速率的提高
,
意味着
工作频率的提高
,
而高频信号更易于受
到电磁干扰
,
这就是在布线系统中引入电磁兼容概念的
原因。
在
欧
洲
,
电
磁
兼
容
已
< br>经
引
起
高
度
重
视
,
并
有
一
系
列
有
关
EMC
的
法
规
及
标
准
,
如
89/336/
EEC,EN55022
及
55024,
按照欧洲规定
,
从
1996
年
1
月
1
日起
,
所有有源设备必须符合
EMC
规定
,
同时贴有
CE
标志。
布线系统属于无源系统
< br>,
但是
,
一旦它与有源网络设备
相连构成
系统
,
它也必须服从
EMC
的规定。
<
/p>
UTP(
非屏蔽双绞线
)
电缆的
EMC
原理及局限性
UTP
电缆属于平衡传输系统
,
它利用扭绞来
抵消电磁干扰及电磁辐射。但是
,
利用这种平衡性来抵消电磁干扰及电磁辐射需要具备以下
的条
件
:
1)
UTP
必须是理想的平衡系统
UTP
只有具有理想的平衡特性才能有效地抵消电磁干扰及
电磁辐射
,
但是
,
理想的平衡
UTP
是不存在的
,
因为
:
a)UTP
的平衡特性受周围环境影响
当
UTP
电缆附近存在金属物体或隐蔽
接地时
,
由于不同
导体与金属物体或地
的距离不同
,UTP
的平衡特性会遭到破坏。
< br>
实验表明
,
将
UTP
电缆穿入
25.4MM
钢管中
,
其衰减会增大
2.5%,
说明其特性阻抗减小了
,
从而表明
UTP
受周围环境影响。
b)
弯曲也会破坏
< br>UTP
的平衡特性
在实际安装
时
,
电缆不可避免要弯曲。当电缆弯曲时
,
相邻
绞节将疏密不同
,
不能有效抵消电磁干扰及电磁辐射。
2)UTP
的节距与电磁干扰或信号波长相比必须充分小
,
才能有效地抵消电磁干扰和电磁辐射
,
即节距越小
,EMC
性能越好。
但是
,
双绞线的绞结节距不可能
无限减小。实验表明
,
当外界电
磁干扰
或网络工作频率超过
30MHZ
时
,U
TP
的
EMC
性能下降
,
即网络的可靠性降低
,
误码
率
增大
,
电磁辐射也相应增大
,UTP
厂商的技术资料里也承认这一点。
以前的网络一般工作在较低的频率范围
,
如
10MBPS
以太网工作频率为
10MHZ
以内
,16MHZ
令牌网的工作频率在
16MHZ
以内
,UTP
系统在这样低的工作频带内具有一定的
E
MC
能力
,
而且计算机通信具有出错重
发及纠错能力
,
所以网络能够在一
定的电磁环境中正常工作。
但是
,
随着快速以太网
(100MBPS),A
TM(155MBPS,622MBPS)
< br>及
GBPS
以太网技术逐渐实用化
,
网络的工作频率不断提高
,
同时外
界电磁干扰频率也日益提高
,UTP
的平衡特性已不足以抵消<
/p>
网络本身的电磁辐射及外界的电磁干扰。所以
,
< br>对于高速网络
,
非屏蔽系统要依赖压缩编码技
术
,
将高速数据压缩到
30MHZ
以下
,
如
A
TM155MBPS
，采用
CAP16
编码技术将带宽压缩到
25.8MHZ
。采用复杂的编码方式固然可以提高频谱利用率
,
但是需要在布线系统的两端加编
码及解码
设备
,
网络成本增加
,
而抗干扰能力降低
,
可靠性下降。
[ZT]PCB
设计问答集（一）
1
、如何选择
PCB
板材？
选择
PCB
板材必须在满足设计需求和可量产性及成本中间取得平
衡点。
设计需求包含电气
和机构这两部分。通常在设计非常高速
的
PCB
板子
(
大于
GHz
的频率
)
时这材质问题会比
较重要。例如，现在常用的
FR-4
材质，在几个
GHz
的频率时的介质损耗
(dielectric
loss)
会对信号衰减有很大的影响，
可能就不合用
。
就电气而言，
要注意介电常数
(di
electric
constant)
和介质损在所设计的频率是否合用。
2
、如何避免高频干扰？
避免高频干扰的基本思路是尽量降低高频信号电磁场的干扰，
也就是所谓的串扰
(Crosstalk)
。
可用拉大高速信号和模拟信号之间的距离，
或加
ground guard/shunt traces
在模拟信号旁边。
还要注意数字地对模拟地的噪声干扰。
< br>
3
、在高速设计中，如何解
决信号的完整性问题？
信号完整性
基本上是阻抗匹配的问题。而影响阻抗匹配的因素有信号源的架构和输出阻抗
(outp
ut impedance)
，
走线的特性阻抗，
负载端的特性，
走线的拓朴
(topology)<
/p>
架构等。
解决的
方式是靠端接
(termination)
与调整走线的拓朴。
4
、差分布线方式是如何实现的？
差分对的布线有两点要注意，一是两条线的长度要尽量一样长
，另一是两线的间距
(
此间距
由差分阻
抗决定
)
要一直保持不变，也就是要保持平行。平行的方式有两
种，一为两条线走
在
同
一走
线层
(side-by-side)
，
一为
两条
线走
在
上下
相邻
两层
(ove
r-under)
。一
般以
前
者
side-by-
side(
并排
,
并肩
)
实现的方式较多。
5
、对于只有一个输出端的时钟信号线，如何实现差分布线？
< br>
要用差分布线一定是信号源和接收端也都是差分信号
才有意义。
所以对只有一个输出端的时
钟信号是无法使用差分布
线的。
6
、接收端差分线对之间可否加一匹配电阻？
接收端差分线对间的匹配电阻通常会加
,
其值应等于差分阻抗的值。这样信号质量会好些。
7
、为何差分对的布线要靠近且平行？
对差分对的布线方式应该要适当的靠近且平行。
所谓适当的靠近是因为这间距会影响到差分
阻抗
(d
ifferential
impedance)
的值
,
此值是设计差分对的重要参数。需要平行也是因为要保持
差分阻抗的一
致性。若两线忽远忽近
,
差分阻抗就会不一致
,
就会影响信号完整性
(signal
integrity)
及时间延迟
(timing
delay)
。
< br>8
、如何处理实际布线中的一些理论冲突的问题
基本上
,
将模
/
数地分割隔离是对的。
要注意的是信号走线尽量不要跨过有分割的地方
(moat),
还有不要让电源和信号的回流电流路径
(returning
current path)
变太大。
晶振是模拟的正反馈振荡电路
,
要有稳定的振荡信号
,
必须满足
loop gain
与
phase
的规范
,
而这模拟信号的振荡规范很容易受到干扰
,
即使加
ground
guard
traces
可能也无法完全隔
离干扰。
而且离的太远
,
地平面上的噪声也会影响正反馈
振荡电路。
所以
,
一定要将晶振和
芯片的距离进可能靠近。
确实高速布线与
EMI
的要求有很多冲突。但基本原则是因
EMI
所加的电阻电容或
ferrite
bead,
不能造成信号的一些电气特性不符合规范。
所以
,
最好先用安排走线和
PCB
迭层的
技巧来解决或减少
EMI
的问题
,
如高速信号走内层。
最后才用电阻电容或
ferrite
bead
的
方式
,
以降低对信号的伤害。
9
、如何解决高速信号的手工布线和自动布线之间的矛盾？
现在较强的布线软件的自动布线器大部分都有设定
约束条件来控制绕线方式及过孔数目。
各
家
EDA
公司的绕线引擎能力和约束条件的设定项目有时相
差甚远。
例如
,
< br>是否有足够的
约束条件控制蛇行线
(serpentin
e)
蜿蜒的方式
,
能否控制差分对的走线间距等。
这会
影响到自
动布线出来的走线方式是否能符合设计者的想法。
另外
,
手动调整布线的难易也与绕线
引
擎的能力有绝对的关系。
例如
,
走线的推挤能力
,
过孔的推挤能力
,
甚至走线对敷铜的推挤
能力等等。
所以
,
选择一个绕线引擎能力强的布线器
,
才是解决之道。
10
、关于
test coupon
。
test coupon
是用来以
TDR (Time
Domain Reflectometer)
测量所生产的
PCB
板的特性阻抗
是否满足设计需求。
一般要控制的阻抗有单根线和差分对两种情况。
所以，
test coupon <
/p>
上
的走线线宽和线距
(
< br>有差分对时
)
要与所要控制的线一样。
< br>
最重要的是测量时接地点的位置。
为了减少接地引线
(ground
lead)
的电感值，
TDR
探棒
(probe)
接地的地方通常非常接近量信
号的地方
(pro
be
tip)
，
所以，
test coupon <
/p>
上量测信号的点跟接地点的距离和方式要符合所
用的探棒。
-
-
-
-
-
-
-
-
-
上一篇：外科医生奉达熙专业术语
下一篇：电气设备常用基本文字符号