-
单片机笔试面试题
2007-12-18
17:20
1
、简单描述一个单片机系统的主要组成模块
,
并说明各模块之间的数据流流向和控制流
流向
.
简述
单片机应用系统的设计原则
.(
仕兰微面试题目
)
2
、画出
8031
与
2716(2K*8ROM)
的连线图
,
要求采用三
-
八译码器
,8031
的
P2.5,P2.4
和
<
/p>
P2.3
参加译码
,
基本地址范围为
3000H-3FFFH.
该
2716
有没有重叠地址
?
根据是什么
?
若
有
蛐闯雒
科
?716
的重叠地址范围
.(
仕兰微面试题目
)
3
、用
8051
设计一个带一个
8*16
键盘加驱动八个数码管
(
共阳
)
的原理图
.(<
/p>
仕兰微面试
题目
)
4
、
PCI
总线的含义是什么
?PCI
总线的主要特点是什么
?
(
仕兰微面试题目
)
5
、中断的概念
?
简述中断
的过程
.(
仕兰微面试题目
)
6
、如单片机中断几个
/
类型
,
编中断程序注意什
么问题
;(
未知
)
7
、要用一个开环脉冲调速系统来控
制直流电动机的转速
,
程序由
8051
完成
.
简单原理如
下
:
由
P3.4
输出脉冲的占空比来控制转速
,
占空比越大
,
转速越快
;
而占空比由
K7-K0
八
个开关来设置
< br>,
直接与
P1
口相连
(
开关拨到下方时为
拨到
上方时为
组成一个八
位二进制数
N),
< br>要求占空比为
N/256.
(
仕兰微面试题目
)
下面程序用计数法来实现这一功能
,
请将空余部分添完整
.
MOV P1,#0FFH
LOOP1 :MOV R4,#0FFH
--------
MOV R3,#00H
LOOP2 :MOV A,P1
--------
SUBB A,R3
JNZ SKP1
--------
SKP1:MOV C,70H
MOV P3.4,C
ACALL DELAY
:
此延时子程序略
--------
--------
AJMP LOOP1
8
、单片机上电后没有运转
,
首先要检查什么
?(
东信笔试题
)
9
、
What is PC
Chipset? (
扬智电子笔试
)
芯片组
(Chipset)
是主板的核心组成部分
,
按照在主板上的排列位
置的不同
,
通常分为
北桥芯片和南桥芯片
.
北桥芯片提供对
CPU
的类型和主频、内存的类型和
最大容量、
ISA/PCI/AG
P
插槽、
ECC
纠错等支持
.
南桥芯片则提供对
KBC(
键盘控制器
)
、
R
TC(
实时时
钟控制器
)
、
USB(<
/p>
通用串行总线
)
、
Ultra DMA/33(66)EIDE
数据传输方式和
ACPI(
高级
< br>能源管理
)
等的支持
.
其中北桥芯片起着主导性的作用
,
也称为主桥<
/p>
(Host Bridge).
除了最通用的南北桥结构外
,
目前芯片组正向更高级的加速集线架构发展
,Intel
的
8xx
系列芯片组就是这类芯片组的代表
,
它将一些子系统
如
IDE
接口、音效、
MODEM
和
USB
直
接接入主芯片
,
能够提供比
PCI
总线宽一倍的带宽
,
达到了
266MB/s.
10
、如
果简历上还说做过
cpu
之类
,
就会问到诸如
cpu
如何工作
,
流水线之类的问题
.
(
未知
)
11
、计算机的基本组成部分及其各自的作用
< br>.(
东信笔试题
)
12
、请画出微机接口电路中
,
典型的输入设备与微机接口逻辑示意图
(
数据接口、控
制接
口、所存器
< br>/
缓冲器
).
(
汉王笔试
)
13
、
cache
的主要部分什么
的
.(
威盛
VIA
2003.11.06
上海笔试试题
)
14
、同步异步传输的差异
(
未知
)
15
、串行通信与同步通信异同
,
特点
,
比较
.(
华为面试题
)
16<
/p>
、
RS232c
高电平脉冲对应的
TTL
逻辑是
?(
负
逻辑
?)
(
华为面试题
)
模拟电路面试笔试题
2007-12-18 17:29
1
、基尔霍夫定理的内容是什么
?(
仕兰微电子
)
2
、平板电容公式
(C=εS/4πkd).(
未知
)
3
、最基本的如三极管曲线特性
.(
未知
)
<
/p>
4
、描述反馈电路的概念
,
列举他们的应用
.(
仕兰微电子
)
5
、负反馈种类
(
电压并联反馈
,
电流串
联反馈
,
电压串联反馈和电流并联反馈
);
负反
馈的优点
< br>(
降
低放大器的增益灵敏度
,<
/p>
改变输入电阻和输出电阻
,
改善放大器的
线性和非
线性失真
,
有效地扩
展放大器的通频带
,
自动调节作用
)(
未知
)
6
、放大电路的频率补偿的目的是什
么
,
有哪些方法
?(
< br>仕兰微电子
)
7
、频率响应
,
如
:
怎么才算是稳定的
,
如何改变频响曲线的几个
方法
.(
未知
)
8
、给出一个查分运放
,
如何相位补偿
,
并画补偿
后的波特图
.(
凹凸
)
9
、基本放大电路种类
(
电压放大器
,
电流放大器
,
互导放大器和互阻放大器
),
优缺
点
,
特别是广泛
采用差分结构的原因
.(
未知
)
10
、给出一差分电路
,
告诉其输出电压
Y+
和
Y
-,
求共模分量和差模分量
.(
未知
< br>)
11
、画差放的两个输入
管
.(
凹凸
)
12
、画出由运放构成加法、减法、
微分、积分运算的电路原理图
.
并画出一个晶体管级的
运放
电路
.(
仕兰微电子
)
1
3
、用运算放大器组成一个
10
倍的放
大器
.(
未知
)
14
、给出一
个简单电
路
,
让你分析
输出电压
的特性
(
就
是个积分
电路
),
并
求输出
端某点
的
ris
e/fall
时间
.(Infineon
笔试试题
)
15
、
电阻
R
和电容
C
串联
,
输入电压为
R
和
C
之间的电压<
/p>
,
输出电压分别为
C
上电压和
R
上电
压
,
要求
制这两种电路输入电
压的频谱
,
判断这两种电路何为高通滤波器
,
何为低通滤
波器
.
当
RC<
时
,
给出输入电压波形图
,
绘制两种电路的输出波形图
.(
未知
)
16
、有源滤波器和无源滤波器
的原理及区别
?(
新太硬件
)
17
、有一时域信号
S=V0sin(2pif0t)+V1cos(2pif1t)+V2sin(2pif3t+90)
,
当其通过低通、
带通、高通
滤波器后的信号表示方式
.(
未知
)
18
、选择电阻时
要考虑什么
?(
东信笔试题
)
19
、在
C
MOS
电路中
,
要有一个单管作为开关
管精确传递模拟低电平
,
这个单管你会用
P
管
还是
N
管
,
为什么
?(
仕兰微电子
)
20
、给出多个
mos
管组成
的电路求
5
个点的电压
.(Infin
eon
笔试试题
)
21
、电压源、电流源是集成电路中经常用到的模块
,
请画出你知道的线路结构
,
简单描述<
/p>
其优缺
点
.(
仕兰微电子
)
22
、画电流偏置的产生电路
,
并
解释
.(
凹凸
)
23
、史密斯特电路
,
求回差电压
.(
华为面试题
)
24
、
晶体振荡器
,
好像是给出振荡频率让你
求周期
(
应该是单片机的
,12
分之一周期
....)
< br>(
华为面试
题
)
25
、
LC
正弦波振荡器有哪几种三点式振荡电路
,
分别画出其原理图
.(
仕兰微电子
)
26
、
VC
O
是什么
,
什么参数
< br>(
压控振荡器
?)
(
华为面试题
)
< br>27
、锁相环有哪几部分组成
?(
仕兰微电子
)
28
、锁相环电路组成
,
振荡器
(
比如用
D
触发器如何搭
).(
未知
)
29
、求锁相环的输出频率
,
< br>给了一个锁相环的结构图
.(
未知
)
30
、如果公司做高频电子的
,
可能还要
RF
知识
,
调频
,
鉴频鉴相之类
,
不一一列举
.(
未知
)
31<
/p>
、
一电源和一段传输线相连
(
长度为
L,
传输时间为
T
),
画出终端处波形
,
考虑传输线
无损耗
.
给出<
/p>
电源电压波形图
,
要求绘制终端波形图<
/p>
.(
未知
)
32
、微波电路的匹配电阻
.(
未知
)
33
、
DAC
和
ADC
的实现各有哪些方法
?(
仕兰微电子<
/p>
)
34
、<
/p>
A/D
电路组成、工作原理
.(
未知
)
35
、实际工作所需要的一些技术知识
(
面试容易
问到
).
如电路的低功耗
,
稳定
,
高速如何做到
,<
/p>
调运
放
,
布版图
注意的地方等等
,
一般会针对简历上你所写做过的东西具体问<
/p>
,
肯定会问得很细
(
所以别
把什么都写上
,
精通之类的
词也别用太多了
),
这个东西各个人就
不一样了
,
不好说什么了
.(
未知
)
硬件工程师笔试面试题
2007-12-18 17:25
1
、同步电路和异步电路的区别是什么
?(
仕兰微电子
)
2
、什么是同步
逻辑和异步逻辑
?(
汉王笔试
)
同步逻辑是时钟之间有固定的因果关系
.
异步逻辑是各时钟之间没有固定的因果关系
.
3
、什么是
线与
逻辑
,<
/p>
要实现它
,
在硬件特性上有什么具体要求
?(
汉王笔试
)
线与逻辑是两个输出信号相连可以实现与的功能
.
在硬件上
,
要用
oc
门来实现
,
由于不
用
oc
门可能
使灌电流过大
,
而烧坏逻辑门
.
同时在输出端口应加一个上拉电阻
.
4
、什么是
Setup
和
Holdup
时间
?(<
/p>
汉王笔试
)
5
、
setup
和
holdup
时间
,
区别
.(
南山之桥
)
6
、解释
setup
time
和
hold time
的定义
和在时钟信号延迟时的变化
.(
未知
)
7
、解释
s
etup
和
hold time violation,
画图说明
,
并说明解决办法
< br>.(
威盛
VIA
2003.11.06
上海笔试试题
)
Setup/hold
time
是
测试芯片对输入信号和时钟信号之间的时间要求
.
建立时间是指
触发
器的时
钟信号上升沿到来以前<
/p>
,
数据稳定不变的时间
.
输入信号应提前时钟上升沿
(
如上升沿有效
)T
时间
到达芯片
,
这个
T
就是建立时间
-Setup time.
如不满足
setup time,
这个数据就不能被这一时钟打入触
发器
,
只有在下一个时钟上升沿
,
数据才能
被打入触发器
.
保持时间是指触发器的时钟信号上升
沿到来以后
,
数据稳定不变的时间
.
如果
hold time
不够
,
数据同样不能被打入触发器
.
建立时间
(Setup
Time)
和保持时间
(Hold time).
建立时间是指在时钟边沿前
,
数据信
号需要保持不
变的时间
.<
/p>
保持时间是指时钟跳变边沿后数据信号需要保持不变的时间
.
如果不满足建立和保持
时间的话
,
那么
DFF
将不能正确地采样到数据
,
将会出现
metas
tability
的情况
.
如果数据信
号在时
钟沿触发前后持续的时间均超过建立和保持时
间
,
那么超过量就分别被称为建立时间裕量和保
持时间裕量
.
8
、说说对数字逻辑中的竞争和冒险的理解
,
并举例说明竞争和冒险怎样消除
.(
仕兰微
电子
)
9
、什么是竞争与冒险现象
?
< br>怎样判断
?
如何消除
?(
汉王笔试
)
在组
合逻辑中
,
由于门的输入信号通路中经过了不同的延时
,
导致到达该门的时间不一致叫竞争
.
产生毛刺叫冒险
.
如果布尔式中有相反的信号则
可能产生竞争和冒险现象
.
解决方法
:
一是添加布
尔式的消去项
,
二是在芯片外部加电容
.
10
、你知道那些常用逻辑电平
?TTL
< br>与
COMS
电平可以直接互连吗
?(
汉王笔试
)
< br>常用逻辑电平
:12V
,5V
,
3.3V
;TTL
和
CMOS
不可以直接互连
,
由于
TTL
是在
0.3-3.6V
之间
,
而
CMOS
则<
/p>
是有在
12V
的有在
5V
的
.CMOS
输出接到
TTL
是可以直接互连
.TTL
接到
CMOS
需要在输出端口加
一上拉电阻接到
5V
或者
12V<
/p>
.
11
、如
何解决亚稳态
.(
飞利浦
-
大唐笔试
)
亚稳态是
指触发器无法在某个规定时间段内达到一个可确认的状态
.
当一
个触发器进入亚
稳态时
,
既无法预测该单元的输出电平
,
也无法预测何时输出才能稳定在某个正确的电平
<
/p>
上
.
在这个稳定期间
,
触发器输出一些中间级电平
,
或
者可能处于振荡状态
,
并且这种无
用的输出电平可以沿信号通道上的各个触发器级联式传播下去
.
12
、
IC
设计中同步复位与
异步复位的区别<
/p>
.(
南山之桥
)
13
、
MOORE
与
MEELEY
状态机的特征
.(
南山之桥
)
14
、多时域设计中
,
如何处理信号跨时域
.(
南
山之桥
)
15
、给了
reg
的
setup,ho
ld
时间
,
求中间组合逻辑的
delay
范围
.(
飞
利浦
-
大唐笔试
)
Delay < period - setup
–
hold
16
、时钟周期为
T,
触发器
D1
的建立时间最大为
T1max,
最小为
T1min.
组合逻辑电路最大延
迟为
T2ma
x,
最小为
T2min.
问
,
触发器
D2
的建立时间
T3
和保持时间应满足什么条件
.(<
/p>
华
为
)
17
、给出某个一般时序电路的图
,
有
Tsetup,Tdelay,Tck->q,
还有
clock
的
delay,
写出决
定
最大时钟的因素
,
同时给出表达式
.(
威盛
VIA
2003.11.06
上海笔试试题
)
< br>18
、说说静态、动态时序模拟的优缺点
.(
威盛
VIA
2003.11.06
上海笔试试题
)
< br>19
、一个四级的
Mux,
其中
第二级信号为关键信号
如何改善
ti
ming.(
威盛
VIA
2003.11.06
上海笔试试题
)
< br>20
、给出一个门级的图
,
又给
了各个门的传输延时
,
问关键路径是什么
,
还问给出输入
,
使得输出依赖于关键路径
.(
未知
< br>)
21
、逻辑方面数字电路
的卡诺图化简
,
时序
(
同步异步差异
),
触发器有几种
(
区别
,
优
点
),
全加
器等等
.(
未知
)
22
、卡诺图写出逻辑表达使
.(
威盛
VIA
2003.11.06
上海笔试试题
)
23
、化简
F(A,B,C,D)=
m(1,3,4,5,10,11,12,13,14,15)
的和
.(
威盛
)
24
、
please show
the CMOS inverter schmatic,layout and its cross
sectionwith P-
well its
transfer curve (V
out-Vin) And also
explain the
operation region of PMOS and NMOS for
each segment of the transfer curve?
(
威
盛笔试题
circuit design-
beijing-03.11.09)
25
、
To design a
CMOS invertor with balance rise and fall
time,please define
the ration of channel width of PMOS and
NMOS and explain?
26
、为什么一个标准的倒相器中
P
管的宽长比要比
N
管的宽长比大
?(
仕兰微电子
)
27
、用
mos
管搭出一个二输入与非门
< br>.(
扬智电子笔试
)
28
、
please draw
the transistor level schematic of a cmos 2 input
AND gate and
explain which input has faster response
for output rising edge.(less delay
time).(
威盛笔试题
circuit design-beijing-03.11.09)
29
、画出
NOT,NAND,NOR
的符号
,
真
值表
,
还有
transistor l
evel
的电路
.(Infineon
笔
试
)
30
、画
出
CMOS
的图
,
画出
tow-to-one mux
gate.(
威盛
VIA
2003.11.06
上海笔试试题
)
31
、用一个二选一
mux
和一个
inv
实现异或
.(
飞利浦
-
大唐笔试
)
32
< br>、画出
Y=A*B+C
的
cmo
s
电路图
.(
科广试题
)
33
、用逻辑们和
cmos
电路实现
ab+cd.(
飞利浦
-
大唐笔试
)
34
、画出
CMOS
电路的晶体管级电路图
,
实现
Y=A*B+C(D+E).(
仕兰微电子
)
35
、利用
4
选
1
实现
< br>F(x,y,z)=xz+yz’.(
未知
)
36
、给一个表达式
f=xxxx+xxxx+xxxxx+xxxx
用最少数量的与非门实现
(
实际上就是化
简
).
3
7
、给出一个简单的由多个
NOT,NAND,NOR
组成的原理图
,
根据输入波形画出各点波形
.
(Infineon
笔试
)
38
、为了实现逻辑
(A
XOR B)OR (C AND D),
请选
用以下逻辑中的一种
,
并说明为什
么
?1)INV
2)AND
3)OR
4)NAND
5)NOR
6)XOR
答案
< br>:NAND(
未知
)
39
、用与非门等设计全加法器
.(
华为
)
40
、给出两个门电路让你分析异同
.(
华为
)
41
、用简
单电路实现
,
当
A
为输入时
,
输出
B
波形为
…(
仕兰微电子
)
42
、
A,
B,C,D,E
进行投票
,
多数服从少
数
,
输出是
F(
也就是如果
A,B,C,D,E
中
1
的个数比
0
多
,
那么
F
输出为
1,
否则
F
为
0),
用与非门实现
,
输入数目没有限制
.(
未知
)
43
、用波形表示
D
触发器的功能
.(
扬
智电子笔试
)
44
、用传输门和倒向器搭一个边沿触发器
.(
扬智电子笔
试
)
45
、用逻辑们画出
D
触发器
.(
威盛
VIA
2003.11.06
上海笔试试题
)
-
-
-
-
-
-
-
-
-
上一篇：托收指示
下一篇：嵌入式系统知识点总结