深入SMRAM

graphics

aperture

(GART)

functionality

的

presentation

。

但一 些芯片组转换机制已经过时了，

它的转换表可被锁定

（使用与< /p>

D_LCK

相同的

lock

。

另外，我们还可采用其它更好的方法 来绕过

D_LCK bit:

缓冲中毒（

Cache poisoning

）

缓冲体系

缓冲体系通过缓冲我们所需 的内容来加速内存访问。

下面是针对一个

x86

处理程序的缓冲体

系的描述（例子）：

·内存缓冲

CPU

< br>内存缓冲需要同步执行，它可以指定不同的内存缓冲策略（内存类型），比如：

* WB: write back.

* WT: write through .

* UC: not cacheable.

它主要负责指定哪块内存区域需要被缓冲，

以及哪块内存未被

< br>CPU

中的内存管理单元

（负责

逻辑，

虚拟和物理地址间的转换）所指定的。

两种指定不同内存 缓冲策略的方法：

页目录和

页表（困难的方法），还有

MTRR

（容易的方法）。

·被缓冲的内存类型

·MTRRs

的使用

MTRRs (Memory Type Range Registers)

属于

Model Specific Registers (MSR)

，它有两种

不同类型：

fixed

与

variable

。“Fixed MTRRs”可用于指定被

BIOS

使用的传统内存区域

（

legacy memory areas

）的缓冲策略，“Variable MTRRs”可用于指定其它物理内存 区域

的缓冲策略。

fixed MTRR (

例如

MTRR_FIX16K_A0000)

结构：

variable MTRR

结构

(

例如

MTRR_PHYS_BASE0)

：

因此，

访问控制点存在于芯片组中，

而芯片组并未“看到”缓冲器里面发生了什么。

运行在

CPU

上的代码可以决定缓冲策略。另外，芯片组甚至不知道什么是真正 的

SMRAM

（

CPU

只识

别

SMBASE

）。

·SMRAM

与缓存

不缓存

SMRAM

，

这是种明智的做法，

特别是当

SMRAM

地址空间与其它地址空间

（

legacy

SMRAM

）

发生冲 突时

,

除了

chipset documentation

中清楚说明的：

high SMR AM(0xfeda0000)

才可被

缓存。假设

SMRAM

内存区域是由

CPU

以

WB

的形式缓存的，那么当

SM I handler

执行时，它

将会被“复制”到

CPU

指令和数据缓冲存储器中。如果

SMM ha ndler

没有刷新缓冲存储器，

那么它将把控制权返还给操作 系统，

这时

SMI

handler< /p>

有可能会在

CPU

的数据缓冲器中逗留< /p>

（很短的时间）。

缓冲器中的

SMI handler

篡改

SMRAM

< br>当

CPU

并未处于

SMM

时，

CPU

并不能对

SMRAM

执行写操作。

但如果

SMR AM

以

Write

Back