光刻和晶圆级键合技术在3D互连中的研究

.

.

.

.

光刻和晶圆级键合技术在

3D

互连中的研究

作者：

Margarete

Zoberbier

、

Erwin

Hell

、

Kathy

Cook

、

Marc

Hennemayer

、

Dr.-Ing.

Barbara

Neubert

，

SUSS

MicroTec

日益增长的消费类电子产品市场正在推动当 今半导体技术的不断创新发展。

各种应用对增加

集成度、

降低功耗和减小外形因数的要求不断提高，

促使众多结合了不同技术的 新结构应运

而生，

从而又催生出诸多不同的封装方法，

因此可在最小的空间封装最多的功能。

正因如此，

三维集成被认为是下一代的封装方案。

本文将探讨与三维互 连技术相关的一些光刻挑战。还将讨论三维封装使用的晶圆键合技术、

所面临的各种挑战 、有效的解决方案及未来发展趋势。

多种多样的三维封装技术

为了适应更 小引脚、更短互连和更高性能的要求，目前已开发出系统封装（

SiP

< br>）、系统芯

片（

SoC

）和封装 系统（

SoP

）等许多不同的三维封装方案。

< br>SiP

即

“

单封装系统

”

，它是在

一个

IC< /p>

封装中装有多个引线键合或倒装芯片的多功能系统或子系统。无源元件、

< br>SAW/BA

W

滤波器、预封装

IC

、接头和微机械部件等其他元件都安装在母板上。这一技术造就了一

种外形因数相对较小的堆叠式芯片封装方案。

SoC

可以将所有不同的功能块，

如处理器、

嵌入式存储器、

逻辑心和模拟电路等以单片集成

的方式装在一起 。

在一块半导体芯片上集成系统设计需要这些功能块来实现。

通 常，

SoC

设

计与之所取代的多芯片系 统相比，它的功耗更小，

成本更低，

可靠性更高。

而且由于系统中

需要的封装更少，因而组装成本也会有所降低。

SoP

采用穿透通孔和高密度布线以实现更高的小 型化。

它是一种将整个系统安装在一个芯片

尺寸封装上的新兴的 微电子技术。过去，

“

系统

”

往往是一些容纳了数百个元件的笨重的盒

子，而

SoP

可以将系统的计算、通信和消费电子功能全部在一块芯片上完成，从而节约了

互连时间，减少了热量的产生。

最近穿透 硅通孔（

TSV

）得到迅速发展，已成为三维集成和晶圆级封装 （

WLP

）的关键技术

之一。三维

TSV

已显现出有朝一日取代引线键合技术的潜力，因此它可以使封 装尺寸进一

.

.word.

资料

.

..

.

.

.

.

步减小，

成本进一步降低，

这将是最大的技术挑战之一。

另外器件的性能也将得到进一步提

高。

当前，三维

TS V

技术已成为如存储器堆叠或

MEMS

结构封装等三维元件集成技术快速发展

的关键。将

TSV

用作主流技术的第一个应用领域就是

CMOS

图像传感器（

CIS

）的封装。对

CM OS

图像传感器而言，

WLP

的应用已 经在业成为现实。目前已有大约

35%

的

CMOS

图

像传感器应用于最新的消费类移动产品中，笔记本 电脑摄像头采用了

WL

－

CSP

密封封装，

而且这一数字还在不断增长（图

1

）。

图< /p>

2

是形成

TSV

的典型工艺流程之一。首先，必须形成刻蚀掩膜。这一步骤包括涂层淀积、

曝光和掩膜显 影。

掩膜一旦形成，

即可对通孔进行刻蚀和绝缘处理。

然后用诸如铜和钨等不

同材料完成通孔填充。填充工艺取决于填充材料。 直到目前，铜一直是

TSV

工艺最为常用

的填充材料，但其它材料，如钨（

W

）或

Cu

3

Sn

合金也有使用。

.

.word.

资料

.

..

.

.

.

.

曝光与显影

用光刻胶对通孔开口处进 行光刻处理看上去可以直接进行，

然而随后要完成的工艺步骤却各

不相同，

通孔的尺寸也大小不一，

因而光刻胶的曝光和显影条 件就必须区别对待，

而且各自

都需要一套相应的优化参数。

采用

1

倍全场光 刻法即可轻易地以成本效益很高的手段制作出典型尺寸小至

5

μ

m

的通孔

（图

3

）。

300mm

衬底上接近式曝光的 最新分辨率极限水平约为

3

μ

m

。但对通孔开口进

行严密的

CD

控制需要十分精确的间隔调整设置、极佳的光均匀度和良好的曝光剂量控制

等 。所有这些因素均会影响到最终的曝光结果，因此就需要精确的控制。

.

.word.

资料

.

..