-
IBIS
模型及其应用
1
IBIS
模型及其应用
CDMA
事业部
眭诗菊
摘要：
本文介绍了用于高速系统信号完整性分析的
IBIS
模型的历史背景、
IBIS
模型的结
构、
IBIS
模型的建模过程、
IBIS
模型的参数、语法格式，以及在使
用
IBIS
模型
时常遇到的问题和解决方法。
关键词
：
IBIS
模型、
EDA
、信号完整性、缓冲器、单调性、收敛
高时钟频率下运行的并行处理系统或其它功能更加复杂的高性能系统，
对
电路板的设计
提出了极其严格的要求。
按集总系统的方法来设计
这些系统的线路板已不可想象。
许多
EDA
（电子设计自动化）供应商都提供能进行信号完整性分析和
EMC
< br>分析的
PCB
设计工具。
这些工
具需要描述线路板上元器件的电气模型。
IBIS
（
I/O Buffer Information Specification
< br>）
模型是
EDA
供应商、半导体
器件供应商和系统设计师广泛接受的器件仿真模型。
一、
IBIS
的背景及其发展
在
IBIS
出现之前，人们用晶体管级的
SPICE
模型进行系统的仿真，
这种方法有以下
三个方面的问题：第一，结构化的
SPICE<
/p>
模型只适用于器件和网络较少的小规模系统仿
真，借助这种方法设
定系统的设计规则或对一条实际的网络进行最坏情况分析。第二，
得到器件结构化的
SPICE
模型较困难，器件生产厂不愿意提供包含其电路设计、制
造工
艺等信息的
SPICE
模型。第三
，各个商业版的
SPICE
软件彼此不兼容，一个供应商提供<
/p>
的
SPICE
模型可能在其它的
SPICE
仿真器上不能运行。因此，人们需要一种被业界普遍
接受的、不涉及器件设计制造专有技术的、并能准确描述器件电气特性的行为化的、
“黑
盒”式的仿真模型。
1990
年初，
INTEL
公司为了满
足
PCI
总线驱动的严格要求，在内部草拟了一种列表
式的模型，数据的准备和模型的可行性是主要问题，因此邀请了一些
ED
A
供应商参与通
用模型格式的确定。这样，
IBIS 1.0
在
1993
年
6
月诞生。
1993
< br>年
8
月更新为
IBIS 1.1
版
本，并被广泛接受。此时，旨在与技术发展要求同步和改善<
/p>
IBIS
模型可行性的
IBIS
论坛
成立，更多的
EDA
供应商、半导体商和用户加入
IBIS
论坛。
1995
年
2
月
IBIS
论坛正式
并入美国电子工业协会
EIA
(Electronic
Industries Association)
。
1995
年
12
月，
I
BIS 2.1
版
成为美国工业标准
ANSI/EIA-656
。
1997
年
6
月发布的
IBIS 3.0
版成为
IEC 62012-1
标准。
1999
年
9
月通过的
IBIS
3.2
版为美国工业标准
ANSI/
EIA-656-A
。
目前大量在使用中的模
< br>型为
IBIS
2.1
、
IBIS 3.2
版本。
二、
IBIS
模型
IBIS
模型是一种基于全电路仿真或者测试获得
< br>V/I
曲线而建立的快速、
准确的行为化
的电路仿真模型。它的仿真速度是
SPICE
模型仿真
速度的
25
倍以上。人们可以根据标准化
的模型格式建立这种模拟
IC
电气特性的模型，并可以通过模
型验证程序型验模型格式的正
确性。
IBIS
< br>模型能被几乎所有的模拟仿真器和
EDA
工具接受。由于
来自测量或仿真数据，
IBIS
模型较容易获得，
IBIS
模型不涉及芯片的电路设计和制造工艺，芯片供应商也愿意为
用户提供器件的
IBIS
模型。所以
IBIS
模型被广泛应用于系统的信号完整性分析。
IBIS
模型及其应用
2
IBIS
模型是以
I/O
缓冲器结构为基础的。
I/O
缓冲器行为模块包括：封装
RLC
参数，
电平箝位、缓冲器特征（门槛电压、上升沿、下降沿、高电平和低电平状态）<
/p>
。图
1
为
IBI
S
模型结构。
图
1
：
IBIS<
/p>
模型结构
说明
虚线的左边为输入的模型结构，右边为输出的模型结构
电路的输入输出行为可定义为一个简单的功能集，以便生成<
/p>
IBIS
模型。缓冲器的主要
构成部件是
封装的寄生
RLC
参数、电源和地箝位、门槛电压以及使能逻辑
、上升沿、下降
沿、高电平和低电平状态、摆率（
dv/dt<
/p>
）
。
输入的模
型结构可以细化用图
2
表示。
图
2
：输入的模型电路图
其中：
C_pkg, R_pkg, L_pkg
为封装参数
C_comp
为硅片上脚的压焊盘电容
Power_Clamp
为低端
ES
D
结构的
V/I
曲线
GND_Clamp
为低端
ESD<
/p>
结构的
V/I
曲线
类似输入的模型，
输出的模型结构可
以细化用图
3
表示。
IBIS
模型及其应用
3
图
3
：输出
的模型电路图
其中：
Pullup, Pulldown
为高电平和低电平状态的
V/I
曲线。
Ramp
为上升沿和下降沿的摆率（
dv/dt
）
。指的是输出电压从
20%--80%
的电
压输出
幅度所用的时间。为了更加准确地描述上升沿和下降沿的过程，有上升
沿和下降沿的
V/T
曲线。
三
、
IBIS
模型的建模过程
IBIS
模型的建模方式有两种：<
/p>
一是通过
SPICE
仿真结果转换；
另一种是通过对器件进
行测量而获得建模
所需的参数进行建模。见图
4
。
图
4
：
IBIS
模型
的建模过程
IBIS
模型及其应用
4
四、
IBIS
模型参数及模型示例
IBIS
模型中包含了一些基本的参数，同时也给用户选择参数的机会。
C_pkg , R_pkg , L_pkg :
封装的
RLC
参数
C_pin , R_pin , L_pin :
引脚的
R
LC
参数
C_comp
：
硅片上引脚的压焊盘电容
[PullUp]
：
输出高电平状态的
V/I
曲线。
示例见图
5
。
[PullDown]
：
输出低电平状态的
V/I
曲线。示例见图
6
。
[Power_Clamp]
：高端
ESD
的
V
/I
曲线。示例见图
7
。
[GND_Clamp]
：
低端
ESD
的
V/I<
/p>
曲线。示例见图
8
。
[Rising Waveform]
：输出上升沿的
V/T
曲线。示例见图
9
。
[Falling Waveform]
：输出下降沿的
V/T
曲线。示例见图
10
< br>。
dV/dT_r,
dV/dT_f
：输出上升沿和下降
沿的摆率。即：从
20%~80%
，或
从
80%~20%
电压输出幅度所需的时间。
在测定
V/I
曲线时，电压的扫描范围，见表
1
：
表
1
：电压的扫描范围
关键词
下
限
上
限
[PullDown]
-VCC
+2 VCC
[PullUp]
+VCC
+2 VCC
[Power_Clamp]
-VCC
+2
VCC
[GND_Clamp]
+VCC
+VCC
[PullUp]
，
[Power_Clamp]
曲线中，电压是以<
/p>
VCC
作为电压参考点。所以在
IBIS
模型中
相应的电压值要作以下调整：
V
table
= VCC-
V
measured
图
5
：
PullUp
V/I
曲线示例
IBIS
模型及其应用
5
图
6
：
PullDown
V/I
曲线示例
图
7
：
Power_Clamp
V/I
曲线示例
IBIS
模型及其应用
6
图
8
：
GND_C
lamp
V/I
曲线示例
图
9
：
Risin
g Waveform]
V/T
曲线示例
图
10
：<
/p>
Falling Waveform]
V/T
曲线示例
-
-
-
-
-
-
-
-
-
上一篇：英文学术论文常用替换词
下一篇：写关于游泳的日记