-
UTMI
及
USB 2.0
PHY
高速传输特性分析
1.
概述
USB2.0
< br>利用传输时序的缩短（微帧
125us
）以及相关的传输
技术，将整个传输速度从原来的
12Mbps
提高到
480Mbps
，提高了
40
倍的带宽，为开发高宽带
USB
接口产品提供条件。
USB2.0
支持
USB1.1
的全速（
Full
Speed
）和低速（
Low Speed
）工作环境，其电气特性在其他
文献中有描述
[6]
，这里主要介绍
USB2.0
高速设备的电气
特性以及相关的
UTMI
接口规范。
U
TMI
全称为
USB2.0 Transceiver
Macrocell Interface
，此协议是针对
US
B2.0
的信号特点进行定
义的，分为
8
位或
16
位数据接口。目的是为了减
少开发商的工作量，缩短产品的设计周期，降
低风险。此接口模块主要是处理物理底层的
USB
协议及信号，可与
SIE
整合设计成一专用
ASIC
芯片，也可独立作为
PHY
的收发器芯片，下以
8
位接口为例介绍
PHY
的工作原理及设计
特点。
2.
UTMI
主要功能及原理
首先，为保
证兼容性，
PHY
应该支持全速和高速工作模式。为此高速集线
器（
Root Hub
或
Hub
）
需要能够检测设备是高速端口还是全速端
口，以作相应的速度模式进行工作。因此，信号接口
须实现以下功能：
< br>
l
不同速率接口之间的动态传输
l
高速设备检测（
HighSpeed Detection
Handshake
）
l
高速设备断开检测（
HS_Disconnect
）
l
能传输高速
/
全速差分信号（要求阻抗匹配）
l
发送和检测高速包开始信号（
SY
NC
）
l
发送和检测高速包结束信号（
EOP
）
l NRZI
编码和位填充（
Bit
Stuff / Bit Unstuff
）
l
支持挂起和复位的操作
图
1 USB2.0 PHY
功能模块描述框图
图
1
描述了
UTMI
各个功能模块，其工作原理如下：
PHY
从其
他转态（如上电、重启或挂起）
转换成工作状态后，首先进行高速设备的连接检测（
HS Detection Handshake
）（后面再详细叙
述），检测完毕后切换成相应的工作模式，然后等待主机和设备进行传输数据流。当接收
器在
USB
数据线
< br>D
＋和
D
－检测到由主机发送到
设备的信号时，首先对信号进行时钟恢复，得到正
确同步信号后再送进缓冲区，通过
NRZI
解码及位反填充后，把串行信号转换成并行信号，最
后送到设备
SIE
进行处理。反之，当设备端
的
SIE
需要发送数据包时，
UTMI
将按照相反的顺
序把已编译好的
NRZ
I
串行数据流通过发送器传输给主机。为了降低功耗，
UTMI
支持挂起功
能，其工作状态如图
2
所示。
图
2
UTMI
工作状态转换的流程图
3.
各功能模块分析
3.1 Clock Multiplier
本模块产生
UTM
的本地内部时钟，同时提供一个外部时钟
CLK
输出给
SIE
，协议要求时
钟频
率的误差范围小于
10
％（
±
6MHz
），时钟输出
CLK
的精确度达到
±
500pp
m
（
30.0KHz
），并要
求在
1.4ms
内达到稳定时钟频率。
对于
8
位数据接口，
此时的外部时钟
CLK
输出为
60MH
z
。在高速环境下，一个外部时钟
CLK
周期即为高速设备传输一个字节数据所需的时间，即
( ) ms/per Byte
；而在全速环境下，
5
个外
部时钟
CLK
周期为全速环境下传输一位数据所需
的时间，即
( )ms/per Bit,
因此，通常情况下，
传输全速一个字节数据的时间为
40
个
外部
CLK
周期
,
如果存在位填充，则需要
45
个周期时间。
2.2
发送及接收器
本文重点介绍高速传输
的特点。在高速环境下
USB
的传输速率为
480Mbps
，选用这个数值，一
方面是可以使用现存的
电缆和连接器，另一方面通过对半导体技术的广泛研究与测试，这个速
度不仅在生产工艺
上没有问题，也与
USB 1.1
的完全兼容。为了减少噪声和
电源抖动对传输的
影响，提高传输速度，选择差分电流模驱动方式。
USB2.0
的一个最大挑战就是要设计出低的输出阻抗
的高性能收发器
[7]
。在
480Mb
ps
传输时，
如果路径没有按照性能要求的阻抗结束，就会产生
反射。为此，在传输高速信号时，要给电缆
匹配一个
90Ω
的电阻，以消除信号反射，同时电流源在驱动这个低的输出阻抗时也可增加抗噪
声性能。当高速驱动器在工作的时候，总线处于空闲状态，两个数据线都处于低电平状态，此
时集线器的全速驱动器和设备的全速驱动器在功能上等效成每个都是
45
Ω
电阻（如图
3
的圆圈
所示），合成
90Ω
的差分电阻产生一个
0
系数的反射。协议规定全速驱动器的输出阻抗在
4
5Ω±10
％，以符合高速收发器的需要。
< br>高速数据传输和低速／全速数据传输一样，数据流以差分不归零码进行编码，在电缆上成差分
信号进行传输。发送的高速信号是由高速电流驱动器完成的。驱动器根据高速环境中相应的
J
或
K
信号，向
D
＋和
D
－数据线分别
传送电流大小为
17.78mA
电流，通过一个
22.5Ω
的负载
（两个
45
Ω
的负载并联接地），在
D
＋和<
/p>
D
－信号线产生一个近似于
±
400mv
的电压，达到高
速差分传输的效果。<
/p>
图
3
高速差分信号收发器的基本组件
2.2 HS DLL
和
FS DLL
本模块包含延时锁相环，可以是
DLL
，也可以是
PLL
。其主要功能是对高速或全速传输的数据
流进行提取及时钟恢复，达到同步和正确提取数据的目的。可以断定，这个模块是
UTMI
中的
核心模块，它的性能的好坏将决定了
UTMI
接收数据的正确性。需要进一步了解可以参考文献
[8]
。
.3.3 MUX / DEMUX
选择全速还是高速传输的数据流。
3.4 NRZI
编码
/
解码
与
USB1.1
原理相同，以提高信号的抗噪声能力。如图
4
所示，
NRZI
为差分不归零制编码，这
种编码与常规的不归零制（
NRZ
）编码的区别在于每个<
/p>
码处都有跳变、每个
码处没有跳
变。在
NRZI
编
码中的，信号通过相邻码元极性的跳变来解码，而不是简单的以绝对电平为准，
由此可获
得更高的抗干扰能力。
图
4
NRZI
编码方式
3.5 Bit Stuff / Bit Unstuff
对于
NRZI
编码方式会遇到一个严重的问题，就是若一长串连
续的
将会导致无电平跳变，逐
渐的累积
，从而引起机收起最终丢失同步信号，使得读取的时序发生严重的错误。因此，在
NRZ
I
编码之间，还需执行所谓的位填充（
Bit-stuffin
g
）的工作。在连续的传输
6
个
位，强制
在
NRZI
编码的数据流中加入跳变。这就确保接收器至少可以在每
7
个位的时间间隔，检测到
一次跳变，使接收器和传送的数据保持同步
。图
5
说明了位填充的工作方式。