-
题目
学院名称
指导老师
班
级
学
号
姓
名
课程设计
基于
CC2420
的无线发射与接收
系统电路设计
电气工程学院
黄智伟
宁志刚
通信
091
班
2
周
琪
二零一一年十二月
通
信
原
理
课
程
设
计
基于
CC
2420
的无线发射与接收系统设计
摘要
简要介绍无线收发器
CC2420<
/p>
的功能、内部结构、引脚排列及典型的应用电路。
CC2420<
/p>
是为低
功率、低电压无线应用而设计的单片
RF
收发芯片。它采用
O-QPSK
正弦波调制方式,具有高接收灵
敏度(
-95dBm
)
,抗干扰能力强的特点,它还有
128
字节的发送和接收
FIFO
。其应用电路外围器
件
很简单,主要包括主要包括晶振时钟电路、射频输入
/
输出匹配电路和微控制器接口电路三个部分。
而且只需要
4
—线的
SPI
接口就可与
CPU
直接相连,
具有高达
10MHz
的串行时钟。
是实现无线收发
的一个很不错的选择。
关键字:
CC2420
无线收发器
应用电路
Abstract
Brief introduction
of wireless
transceiver CC2420
function, internal structure, pin
array
and
typical application circuit. CC2420
is a low power, low voltage wireless application
and design of
the
monolithic
RF
transceiver
chip.
It
uses
O-QPSK
sine
wave
modulation,
high
receiving
sensitivity (
95dBm ), the characteristic of strong anti-jamming
capability, it also has 128 bytes to
send and receive FIFO. The application
circuit of peripheral device is very simple,
mainly including
mainly comprises a
crystal oscillator clock circuit, a radio
frequency input / output matching circuit
and microcontroller interface circuit
of three parts. And it requires only 4 line of SPI
interface can
be directly connected
with CPU, high 10MHz serial clock. Realization of
wireless transceiver is a
good choice.
Key words:CC2420
wireless transceiver
application circuit
- 2 -
通
信
原
理
课
程
设
计
目
录
1
芯片简介…………………………………………………
5
1.1
CC2420
芯片简介……………………………………………
5
1.2
主要技术特点………………………………………………
5
2
芯片封装与引脚功能……………………………………
6
2.1
芯片封装……………………………………………………
6
2.2
引脚功能……………………………………………………
6
2.3
参数限制……………………………………………………
9
3
内部结构与工作原理……………………………………
9
3.1 CC2420
内部结构
………………………………………………
9
3.2 C
C2420
工作原理………………………………………………
1
0
3.3 RSSI/
能量检测…………………………
………………………
10
3.4
发射机测试模块………………………………………………
11
3.4.1
未调制载波……………………………………………………
11
3.4.2
调制光谱………………………………………………………
12
4
应用电路设计……………………………………………
13
4.1
几种典型应用电路………………………………………………
13
4.1.1
带有天线用于单端操作的发送线非平衡变压器……………
13
4.1.2
折叠差分天线…………………………………………………
14
4.2
设计电路…………………………………………………………
16
4.2.1
输入
/
输出匹配………………………………………………
< br>17
- 3 -
通
信
原
理
课
程
设
计
4.2.2
偏置电阻………………………………………………………
17
4.2.3
晶振时钟电路…………………………………………………
17
4.3 CC2420
与
CPU
接口……………………………………………
18
4.4
电路
PCB
设计…………………………………………………
18
5
结论(课程设计心得体会)……………………………
20
参考文献……………………………………………………
21
附录…………………………………………………………
22
- 4
-
通
信
原
理
课
程
设
计
1
芯片简介
1.1 CC2420
芯片简介
CC2420
是
Chipcon
公司在
2003
年推出的首款符合
2.4GHz IEEE802.15.4
标准的射频收发芯片。
该器件包括众多额外功能,
是第一款适
用于
ZigBee
产品的
RF
器件。
它基于
Chipcon
< br>公司的
Smart
RF03
技术,以
0.18um CM
OS
工艺制成,性能稳定且功耗极低,具有很高的集成度。
CC
2420
的选择性和敏
感性指数超过了
IEEE802.15.4
标准的要求,
可确保短距离通信的有
效性和可靠性。
利用此芯片开发
的无线通信设备支持数据传输率
高达
250kbps
,可以实现多点对多点的快速组网。
CC2420
是为低功率、低电压无线应用
而设计的单片
RF
收发芯片。
CC24
20
具有完全集成的压控
振荡器,只需天线、
< br>16MHz
晶体等非常少的外围电路就能在频率为
2.4
GHz
的频段上工作,是在免授
权的
I
SM
(工业、科研和医疗)频带上进行无线通信的低成本、高集中的解决方案。
1.2
主要技术特点
CC2420
的主要性能参数如下:
·工作频率为
2.4-2.4835GHz
;
·数据传输速率为
250kb
/s
;
·
O
-QPSK
调制方式;
·灵敏度为-
94Bm
;
·工作电压为
2.1-3.6V
;
<
/p>
·接收电流消耗为
19.7mA
,发射电
流消耗为
17.4mA
;
·输出功率可编程,支持
80
2.15.4MAC
硬件;
·
CTR
加密、解密模式;
·
CBC-M
AC
的加密
/
解密和验证;
·采用独立的
AES
加密算法;
·与控制微处理器的接口配置容易(
4
总线
SPI
接口)
;
·采用
QLP-48
封装,外形尺寸只有
7
×
7m
m
。
- 5 -
通
信
原
理
课
程
设
计
2
芯片封装与引脚功能
2.1
芯片封装
CC2420
芯片封装如下图:
图
1
CC2420
芯片引脚封装形式
2.2
引脚配置
< br>数字输入
SCLK,SI
和
CS
N
是高阻输入
,
如果没有被驱动的话必
须外部上拉,当
CSN
为高电平的时
候
SO
处于高阻状态。
需要在
SO
上使用一个外部上拉来防止微控制器浮动输入。
MCU
上没有使用的
MCU
可以被配
置为输出‘
0
’电平以防止电流的泄漏。
CC2420
引脚功能描述如下表:
- 6 -
通
信
原
理
课
程
设
计
表
1
引脚功能描述
引脚号
1
2
3
4
5
6
名称
VCO_GUARD
AVDD_VCO
AVDD_PRE
AVDD_RF1
GND
RF_P
类型
Power(
模拟
)
Power(
模拟
)
Power(
模拟
)
Power(
模拟
)
Ground(
模拟
)
RF I/O
描述
VCO
(对
AVDD
)屏蔽保护圈的连接
<
/p>
提供给
VCO
的
1.8V
的电源供应
提供给预分频的
1.8V
的电源供应
提供给
RF
前端的
1.8V<
/p>
的电源供应
RF
防护的接地引脚
正的
RF
输入
/
输出信号,该信号在接收
/
发送模
< br>
式中送往
LNA/
源自
PA
7
TXRX_SWITCH
Power(
模拟
)
用于集成
RF
前端的公共供应连接,
< br>必须通过一
个
DC
路径外部连接到
RF_P
和
RF_N
8
RF_N
RF I/O
负的
RF
输入
/
输出信号,该信号在接收
/
发送模
式中送往
LNA/
源自
PA
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
GND
AVDD_SW
NC
NC
NC
ACDD_RF2
AVDD_IF2
NC
AVDD_ADC
DVDD_ADC
DGND_GUARD
DGUARD
RESETn
DGND
DSUB_PADS
Ground(
模拟
)
Power(
模拟
)
-
-
-
Power(
模拟
)
Power(
模拟
)
-
Power(
模拟
)
Power(
数字
)
Ground(
数字
)
Power(
数字
)
数字输入
Ground(
数字
)
Ground(
数字
)
用于
RF
防护的接地引脚
提供给
LNA/PA
开关的
1.8V
电源
空脚
空脚
空脚
提供给接收和发送混频器的
p>
1.8V
电源
提
供给接收和发送
IF
链的
1.8V
p>
电源
空脚
p>
提供给
ADCs
和
DACs
模拟部分的
1.8V
电源
p>
提供给接收
ADCs
数字部分的
1.8V
电源
用于隔离数字噪音的接地连接
用于隔
离数字噪音的
1.8V
电源
异步,低有效数字复位
用于数字内核
和数字
pad
的接地连接
用于指垫数字
pad
底层连接
- 7 -
通
信
原
理
课
程
设
计
24
引脚号
24
25
26
27
28
29
DSUB_CORE
名称
DSUB_CORE
DVDD3.3
DVDD1.8
SFD
CCA
FIFOP
Ground(
数字
)
类型
Ground(
数字
)
Power(
数字
)
Power(
数字
)
数字输出
数字输出
数字输出
用于数字组件的底层连接
描述
用于数字组件的底层连接
用于数字输
入
/
输出的
3.3V
< br>电源
用于数字内核的
1.8V
电源
SFD(
帧的起始位
)/
数字混合输出
CCA
(通道评估(
channel
assessment
)
)
当
FIFO
中的有效字节数超出阀值或者在测试
模式下串行输出
RF
时钟时有效
30
FIFO
数字输入
/
输出
当数据在
FIFO
p>
中或者在测试模式下进行串行
RF
数据输入
/
输出时有效
31
32
33
34
CSn
SCLK
SI
SO
数字输入
数字输入
数字输入
数字输出(三态)
SPI
芯片选择,低有效
SPI
时钟输入,高达
10MHz <
/p>
SPI
从输入,在
SCLK
的正边沿采样
SPI
从输
出,
在
SCLK
的负边沿更新,
当
CSn
为
高的时候三态
35
36
37
38
39
40
41
DVDD_RAM
NC
AVDD_XOSC16
XOSC16_Q2
XOSC16_Q1
NC
VREG_EN
Power(digital)
-
Power(
模拟
)
模拟输入
/
输出
模拟输入
/
输出
-
数字输入
用于数字
RAM
的
1.8V
电源
空脚
1.8V
的晶体振荡器电源
16MHz
的晶体振荡器引脚
2
p>
用于外部时钟输入
16MHz
的晶体振荡器
引脚
1
空脚
电压调制使能,高有效,当有效时保持在
VREG_IN
电压。注意
VERG_EN
和
VREG_IN
相关
,而不是
DVDD3.3
42
43
44
VREG_OUT
VREG_IN
AVDD_IF1
Power
输出
Power
(模拟)
Power(
模拟
)
由电压调制器提供的
1.8V
电源
供应给电压调制器的电源(
2.1-3.6V
)
用于发送
/
接收的
IF
链
- 8 -
通
信
原
理
课
程
设
计
45
46
引脚号
47
48
R_BIAS
ATEST2
名称
ATEST1
AVDD_CHP
模拟输出
模拟输入
/
输出
类型
模拟输入
/
输出
Power(
模拟
)
外部精确电阻,
43
k
Ω
,
±
1 %
用于原型和产品测试的模拟输入
/
输出
描述
用于原型和产品测试的模拟输入
/
输出
用于阶段检测和负荷泵(
charge
pump
)的
1.8V
2.3
参数限制
CC2420
主要参数如下表:
表
2
参数限制
参数
片
上<
/p>
电
压
调
制
器
的
供
应
电
压
VREG_IN
pin 43.
数
字
输
入
/
输
出
的
供
p>
应
电
压
(
VDDIO
)
DVDD3.3
,
pin 25
AVDD_VCO,
DVDD1.8
上
的
供应电压
(
VDD
)
例
如
(pin
no.
1,
2,
3,
4,
,
10, 14, 15, 17,
18,
20,
26, 35,
37,
44
和
48)
操作环境的温度范围
-40
℃
85
℃
1.6V
1.8
2.0V
1.6V
3.6V
数
字
输
入
/
输
出
的
p>
供
应
电
压
(DVDD3.3
pin)
必
须
和
外部接口电路
(例
如:微控制器相匹配)
典型的应用使用由片上电
压调制器产
生的
1.8V
的调制电压
最小值
2.1V
类型
最大值
3.6V
条件
注意:芯片工作时最好在以上操
作环境范围内,也不可长期工作在最大值或者最小值,否则将对芯片造成永久性损
坏。<
/p>
3
内部结构与工作原理
- 9 -
通
信
原
理
课
程
设
计
3.1
CC2420
内部结构
图
2
CC2420
主要内部结构
3.2 CC2420
工作原理
p>
CC2420
是低中频的收发器。
天线接收
的射频信号经过低噪声放大器
LNA
和正交下变频处理后,
p>
形
成中频信号为
2MHz
< br>的同相分量和正交分量,然后信号经过滤波、放大
A/D
变换、自动增益控制、数字
解调和解扩,最终恢复出传输的正确数据。发射机部分基于接
上变频。要发送的数据先被送入
128
字节的发送缓存器中,头
帧和起始帧是通过硬件自动生的。根
IEEE
802.15.
4
标准,所要发送的数据
流的每
4
p>
个比特被
32
码片的扩频序列扩频后到
p>
D/A
变换器,然后,经过低通滤波和上变频的混频后的
射频信号最终被调制
2.4GHz
,并经放大后送
到天线发射出去;
CC2420
是低中频接收器,接收到的射<
/p>
频信号被低噪声放大器放大后,
下变频为中频,
< br>在中频的
I/Q
信号被滤波和放大后,
< br>被模数转换器
A/D
数字化,最后储存在接收存贮器中<
/p>
(RXFIFO
,共
128
Bytes)
。
- 10 -
通
信
原
理
课
程
设
计
3.3
RSSI/
能量检测
CC
2420
有一个内置的
RSST
(接收
到的信号强度指示器)
,
用来提供一个数字值,该数字值可以<
/p>
从
8
位的,有符号的二进制补码
_V
AL
寄存器中读得。
RSSI
值总是平均到
8
个字符周期当中
(
128
μ
s
)
。
RSSI_V
ALID
状态位
(表
5
)指示了
RSSI
的值
什么时候有效,
RSSI
有效,意味着接收器已经被使能了至少
8
个字符周期。
RSSI
寄存器值
_V
AL
可以被用来计算
RF
引脚上的功耗
P
,计算公式如下:
P = RSSI_VAL + RSSI_OFFSET
[dBm]
RSSI_OFFSET
在系统开发的时候根据经验,从前端获得。
RSSI_OFFSET
近似的为-
45
。例如,
如果
从
RSSI
寄存器中读到一个-
20
的值,那么
RF
输入功耗近似为-
65dB
一个典型的输入功耗到
RSSI_VAL
值的转换图如图所示
,从图中我们可以看到从
CC2420
到的
RSSI
是非
常线性化的,并且有一个大约
100dB
的动态范围。
在
RSSI
变为有效后,
RSSI
寄存器值
_VAL
为每个字符进行计算并且不断更新。
图
3
能量检测图
3.4
发射机测试模块
CC242
0
可设置成不同的传输带宽测试模式的性能评价。测试模式要求的芯片是第一复位,使晶
体振荡器使用
sxoscon
指挥保证
该晶体振荡器稳定。
- 11 -
-
-
-
-
-
-
-
-
-
上一篇:3DMAX中文和英文对照表
下一篇:ps置换滤镜应用