-
Zynq UltraScale+ MPSoC
数据手册概述
一般说明
Zynq?UltraSc
ale+
?
MPSoC
系列基于
Xilinx?UltraScale
?
MP
SoC
架构。
该系列产品集成了功<
/p>
能丰富的
64
位四核或双核
Arm?Cortex
?
-A53
< br>和基于双核
Arm Cortex-R5
的处理系统（<
/p>
PS
）和
Xilinx
< br>可编程逻辑
（
PL
）
UltraScale
架构在单个器件中。
还包括片上存储器，
多端口外部存储
器接口
和丰富的外设连接接口。
处理系统（
PS
）
基于
Arm
Cortex-A53
的应用
处理单
元（
APU
）
?四核或双核
?
CPU
频率：高达
1.5GHz
?可扩展的缓存一致性
?
Armv8-A
架构
o
64
位或
32
位操作模式
o
TrustZone
安全性
o 64
位模式下的
A64
指令集，
A32 / T32
指令设置为
32
位模式
?
NEON Advanced
SIMD
媒体处理引擎
?单
/
双精度浮点单元（
FPU
）
?
CoreSight
?和嵌入式跟踪宏单元（
ETM
）
?加速器一致性端口（
ACP
< br>）
?
AXI
< br>一致性扩展（
ACE
）
?每个处理器内核的电源岛门控
?定时器和中断
o
Arm
通用定时器支持
o
两个系统级三重计时器计数器
o
一个看门狗定时器
o
一个全局系统计时器
?缓存
o 32KB 1
级，
2
路组关联指令缓存，带
奇偶校验（每个
CPU
独立）
o 32KB 1
级，
4
路组关联数据缓存，带
ECC
（独立于每个
CPU
）
o
带有
ECC
的
1MB
16
路组关联
2
级缓
< br>存（在
CPU
之间共享）
基于双核
Arm Cortex-R5
实时处理单元（
RPU
）
?
CPU
频率：高达
600MHz
?
Armv7-R
架构
o A32 /
T32
指令集
?单
< br>/
双精度浮点单元（
FPU
）<
/p>
?
CoreSight
?和嵌入式跟踪宏单元
（
ETM
）
?锁步或独立操作
?定时器和中断：
o
一个看门狗定时器
o
两个三重计时器计数器
?缓存和紧耦合存储器（
TCM
）
o 32KB 1
级，
4<
/p>
路组关联指令和带
ECC
的数据缓存（每
个
CPU
独
立）
o
带有
ECC
的
128KB TCM
（独立于
每
个
CPU
）
，可以在锁步模式下组
合成
256KB
片上存储器
?带有
< br>ECC
的
PS
中的
256KB
片上
RAM
（<
/p>
OCM
）
?带
有
ECC
的高达
36Mb
片上
RAM
（
UltraR
AM
）
?带有
ECC
的
PL
高达
< br>35Mb
片上
RAM
（
Block RAM
）
?
PL
中高达
11Mb
的片上
RAM
（分布式
RA
M
）
基于
ARM
Mali-400
的
GPU
?支持
OpenGL ES
1.1
和
2.0
?支持
OpenVG 1.1
?
GPU
频率：高达
667MHz
?单几何处理器，两个像素处理器
?像素填充率：
2 Mpixels / sec /
MHz
?三角速率：
0.11
Mtriangles / sec / MHz
?
64KB
二级高速缓存
?电力岛门控
外部存储器接口
?多协议动态内存控制器
?
DDR4
，
DDR3
，
DDR3L
或
LPDDR3
存储器的
32
位
或
64
位接口，以及
32
位
LPDDR4
内存的接口
?
64
位和
32
位模式
下的
ECC
支持
?使用单列或双列
8
位，
16
位或
32
位宽存储器，
最多
32GB
的地址空间
?静态存储器接口
o eMMC4.
51
托管
NAND
闪存支持
o ONFI3.1
具有
24
位
ECC
的
NAND
闪存
o 1
位
SPI
，
2
位
SPI
，
4
位
SPI
（
Quad-S
PI
）或
2
个
Quad-SPI
（
8
位）串行
NOR
闪存
8
通道
DMA
控制
器
?两个
DMA
控制器，每个
8
通道
?内存到内存，内存到外设，外设到内存和分散
-
收集事务支持
串行收发器
?四个专用
PS-
GTR
接收器和发送器支持高达
6.0Gb/
s
的数据速率
o
支持
SGMII
三速以太网
PCIExpress?Gen2
，
串行<
/p>
ATA
（
SATA
）
，
USB3.0
和
DisplayPort
专用
I /
O
外设和接口
?
PCI Express
-
符合
PCIe?2.1
基本规范
o
根复合体和端点配置
Gen1
或
Gen2
速率下
的
x1
，
x2
和
x4
?
S
ATA
主机
o SATA
规范
3.1
版修订的
1.
5,3.0
和
6.0Gb /
s
数据速率
o
最多支持两个频道
?
DisplayPort
控制器
o
速率高达
5.4Gb /
s
o
最多两个
TX
通道（无
RX
支持）
专用
I /
O
外设和接口
?
PCI Express
-
符合
PCIe?2.1
基本规范
o
根复合体和端点配置
Gen1
或
Gen2
速率下
的
x1
，
x2
和
x4
?
S
ATA
主机
o SATA
规范
3.1
版修订的
1.
5,3.0
和
6.0Gb /
s
数据速率
o
最多支持两个频道
?
DisplayPort
控制器
o
速率高达
5.4Gb /
s
o
最多两个
TX
通道（无
RX
支持）
?四个
10/100/1000
三速以太网
MAC
外设，支持
IEEE Std 802.3
和
IEEE Std 1588
2.0
版
o Scatter-
gather DMA
功能
o
识别
IEEE Std 1588
rev.2 PTP
帧
o GMII
，
RGMII
和
SGMII
接口
o
巨型帧
?两个
USB 3.0 / 2.0
设
备，主机或
OTG
外围设备，
每个外围
设备最多支持
12
个端点
o USB 3.0 / 2.0
兼容设备
IP
核
o
超高速，高速，全速和低速模式
<
/p>
o
符合英特尔
XHCI
< br>标准的
USB
主机
?两个完全符合
CAN 2.0B
标准
的
CAN
总线接口
o
符合
CAN
2.0-A
和
CAN
2.0-B
和
ISO
118981-
1
标准
?两个兼容
SD / SDIO 2.0 /
eMMC4.51
的控制器
?两个全
双工
SPI
端口，具有三个外设芯片选择
?两个高速
UART
（最高
1Mb / s
）
?两个主从
I2C
接口
?多达
78
个灵活多路复用
I / O
（
MIO
）
（最多三组
26
个
I /
O
）
，用于外设引脚分配
?连接到
PL
的多达
96
个
EMIO
（最多三组
32
个
I /
O
）
互联
?
PS
内和
PS
与
P
L
之间的高带宽连接
?
ArmAMBA?AXI4
为基础
?
QoS
支持延迟和带宽控制
?高速缓存一致性互连（
CCI
）
系统内存管理
?系统内存管理单元（
SMMU
）
?
Xilinx
存储器保护单元（
XMPU
）
平台管理单元
?电源门
PS
外围设备，电源岛和电源域
< br>
?时钟门
PS
外设用户固件选
项
配置和安全单元
?
Boots
PS
并配置
PL
?支持安全和非安全启动模式
PS
中的系统监视器
?片内电压和温度检测
可编程逻辑（
PL
）
<
/p>
可配置逻辑块（
CLB
）
?查找表（
LUT
）
?
触发器
?可级联加法器
36Kb Block RAM
?真正的双端口
?最大
72
位宽
?可配置为双
18Kb
UltraRAM
?
288Kb
双端口
?
72
位宽
?错误检查和纠正
DSP
模块
?
27 x
18
签名乘法
?
48
位加法器
/
累加器
?
27
位预加法器
可编程
I /
O
块
?支持
LVCMOS
，
LVDS
和
SSTL
?
1.0V<
/p>
至
3.3V I / O.
?可编程
I /
O
延迟和
SerDes
JTAG
边界扫描
?
IEEE Std
1149.1
兼容测试接口
PCI
Express
?支持
Root
complex
和
End
Point
配置
?支持最高
Gen3
速度
?选择设备中最多五个集成块
100G
以太网
MAC /
PCS
?符合
IEEE Std
802.3
标准
?
< br>CAUI-10
（
10x 10.3125Gb /
s
）或
CAUI-4
（
4x
25.78125Gb / s
）
?
CAUI-4
配置中的
RSFEC
（
IEEE Std 802.3bj
）<
/p>
?选定设备中最多有四个集成块
Interlaken
?符合
Interlaken
规范
1.2
?
64/67
编码
?
12 x 12.5Gb /
s
或
6 x 25Gb / s
?选定设备中最多有四个集成块
<
/p>
视频编码器
/
解码器（
< br>VCU
）
?适用于
EV
设备
?可从
PS
或
PL
访问
?同时编码和解码
?支持
H.264
和
H.265<
/p>
PL
中的系统监视器
?片内电压和温度检测
?
10
位
200KSPS ADC
< br>，最多
17
个外部输入
功能摘要
Zynq UltraScale + MPSoCs
Zynq UltraScale + MPSoC
是一款全面
的器件系列，提供单芯片，所有可编程异构多
处理器，为设计人员提供软件，硬件，互连
，电源，安全性和
I /
O
可编程性。
Zynq
UltraScale + MPSoC
系列中的器件系列允许
设计人员使用行业标准工具从单一平台瞄准成
本敏感型和高性能应用。
< br>
虽然每个
Zynq UltraScale + MP
SoC
包含相同的
PS
，但
PL
，视
频硬块和
I /
O
资源在不同设备之间有所不同。
Zynq UltraScale +
MPSoC
能够满足广泛的应用，包括：
?汽车：驾驶员辅助，驾驶员信息和信息娱乐
?无线通信：支持多光谱波段和智能天线
?有线通信：多种有线通信标准和上下文感知网络服务
?数据中心：软件定义网络（
SDN
），数据
预处理和分析
?更智能的愿景：不断发展的视频处理算法，对象检测和分析
?连接控制
/ M2M
：灵活
/
适应性强的制造，工厂吞吐量，质量和安全性
UltraScale MPSoC
架构提供
< br>32
至
64
位的处理器可扩展性
，支持虚拟化，软硬件组
合，用于实时控制，图形
/
视频处理，波形和数据包处理，下一代互连和存储器，高级电源
管理
以及提供多级安全性，安全性和可靠性的技术增强功能。
Xilinx
为
Zynq
UltraScale + MPSoC
系列提供大量软
IP
。
独立和
Linux
设备驱动程序可用于
PS
和
PL
中
的外围设备
。
Xilinx
的
Vivado?D
esignSuite，
SDK
?和
P
etaLinux
开发环境可为软件，硬
件和系统工程师提供快
速的产品开发。
基于
Arm
的
PS
还将
Xilin
x
现有的
PL
生态系统与
广泛的第三方工具和
IP
提供商结合在一起。
Zynq UltraScale + MPSoC
系列以优化的异构处理引擎组合形式提供前所未有的处
理，
I / O
和存储器带宽，这些引擎嵌入下一代高性能片上互连，并具有适当的片上
存储
器子系统。异构处理和可编程引擎针对不同的应用任务进行了优化，使
Zynq UltraScale
+ MPSoC
能够提供满足下一代智能系统所需的广泛性能和效率，同时保持与原始
Zynq-700
0
All Programmable
SoC
系列的向后兼容性。
UltraScale MPSo
C
架构还集成了多级安性，
更高的安全性和先进的电源管理，这
些都是下一代智能系统的关键要求。
Xilinx
的嵌入
式
UltraFast
?设计方法充分利用
了
UltraScale MPSoC
架构提供的
ASIC
级功能，同时支持
快速系统开发。
包含应用程序处理器在内均支持高级操作系统，例如
< br>Linux
。与
Cortex-A53
< br>处理器一
起使用的其他标准操作系统也可用于
Zynq
UltraScale + MPSoC
系列。
PS
和
PL
位于不同
的电源域
上，如果需要，用户可以关闭
PL
以进行电源管理。
PS
中的处理器始终首先启
动，允许采用以软件为
中心的
PL
配置方法。
PL
配置由
CPU
上运行的软件管理，因此它的
启动类似于
ASSP
。
处理系统
应用处理单元（
APU
）
APU
的主要功能包括：
?
64
位四核
Arm
Cortex-A53 MPCores
。
与每个核心相关的功能包括：
o
Arm v8-A
架构
o
工作目标频率：高达
1.5GHz
o
单精度和双精度浮点：
4
个
SP / 2 DP
FLOP
o NEON
高级
SIMD
支持，具有单精度和双精度浮点指令
o
在
64
位工
作模式下设置
A64
指令，在
32
位工作模式下设置
A32 /
T32
指令
o
1
级缓存（单独的指令和数据，每个
Cortex-A53 C
PU
各
32KB
）
-
具有奇偶校验支持的双向组关联指令高速缓存
-
支持
ECC
的
4
路
组关联数据缓存
o
每处理器核心的集
成内存管理单元（
MMU
）
o
TrustZone
用于安全模式操作
o
虚拟化支持
?能够在单处理器，对称四处理器和非对称四处理器模式下运行
?集成的
16
路组关联
1MB
统一级
2
缓存，支持<
/p>
ECC
?中断和定时器
o
< br>通用中断控制器（
GIC-400
）
o
Arm
通用定时器（每个
CPU
4
个定时器）
o
一个看门狗定时器（
WDT
）
o
一个全球计时器
< br>o
两个三重定时器
/
计数器（<
/p>
TTC
）
?<
/p>
CoreSight
调试和跟踪支持
<
/p>
o
用于指令跟踪的嵌入式跟踪宏单元（
E
TM
）
o
交
叉触发接口（
CTI
）启用硬件断点和触发器
< br>
?
PL
的
ACP
接口，用于
I /
O
一致性和二级高速缓存分配
?
PL
的
ACE
接口
用于完全一致性
?每个处理器内核上的电源岛门控
?
每个核心可选的
eFUSE
禁用
实时处理单元（
RPU
）
?双核
Arm
Cortex-R5 MPCores
。
与每个核心相关的功能包括：
o
Arm v7-R
架构（
32
位）
o
工作目标频率：高达
< br>600MHz
o A32 /
T32
指令集支持
o
具有
ECC
支持的
4
路组关联
1
级高速缓存（单独的指令和数据，每
个
32KB
）
o
每个处理器的集成存储器保护单元（
MPU
）
o
支持
< br>ECC
的
128KB
紧耦合存储
器（
TCM
）
o
在锁步模式下，
TCM
可以组合成
256KB
?能够在单处理器或双处理器模式下运行（分离和锁定步骤）
?专用
SWDT
和两个三重定时器计数
器（
TTC
）
?
CoreSight
调试和跟踪支持
o
用于指令和跟踪的嵌入式跟踪宏单元（
< br>ETM
）
o
< br>交叉触发接口（
CTI
）启用硬件断点和触发器
?可选的
eFUSE
禁用
全
功率域
DMA
（
FPD-DMA
）和低功耗域
DMA
（
LPD-DMA
）
?两个通用
DMA
控制器，一个在全功率域（
FPD-
DMA
）
，一个在低功率域（
LPD-
DMA
）
?每个
DMA
八个独立通道
?多种传输类型：
o
记忆到记忆
o
内存到外设
o
外围到内存和
o
分散
-
聚集
?每个
DMA
8
个外设接口
?每个
DMA
的
TrustZone
，用于可选的安全操作
Xilin
x
存储器保护单元（
XMPU
）
?基于区域的内存保护单元
?最多
16
个地区
?每个区域支持
1MB
或
4KB
的地址对齐
?地区可以重叠
;
较高的区域编号具有优先权
?可以单独启用或禁用每个区域
?每个区域都有一个起始和结束地址
图形处理单元（
GPU
）
?支持
OpenGL ES
1.1
和
2.0
?支持
OpenVG 1.1
?工作目标频率：高达
667MHz
?单几何处理器和两个像素处理器
?像素填充率：
2 Mpixel / sec /
MHz
?三角速率：
0.11
Mtriangles / sec / MHz
?
64KB
二级缓存（只读）
< br>?
4X
和
16X
抗锯齿支持
?
ETC1
纹理压缩，以减少外部存储器带宽
?广泛的纹理格式支持
o RGBA
8888,565,1556
o
单声
道
8,16
o
YUV
格式支持
?跨不同图形着色器引擎的自动负载平衡
?
2D
和
3D
图形加速
?高达
4K
纹理输入和
4K
渲染输出分辨率
< br>
?每个几何处理器和像素处理器支持
4KB
页面
MMU
?每个
GPU
引擎和共享缓存上的电源岛门控
<
/p>
?可选的
eFUSE
禁用
动态内存控制器（
DDR
C
）
?
DD
R3
，
DDR3L
，
< br>DDR4
，
LPDDR3
，
LPDDR4
?目标数据速率：在
-1
速度等级中高达
2400Mb / s
DDR4
操作
?支持
DDR4
，
DDR3
，
DDR3L
或
LPDDR3
< br>内存的
32
位和
64
位总线宽度，以及支持
LPDDR4
内存的
32
位总
线宽度
<
/p>
?
ECC
支持（使用额外位）
?最高总容量为
32GB
?低功耗模式
o
主动
/
预充电断电
o
自刷新，包括在控制器电源循环后从自刷新中清除退出
?通过允许软件测量读
/
写眼并
动态进行延迟调整来增强
DDR
培训
?独立的性能监视器，用于读取路径和写入路径
?将
PHY
调试访问端口（
DAP
）集成到
JTAG
中进行测试<
/p>
DDR
存储器控制器是多端口的，使<
/p>
PS
和
PL
能够
共享访问公共存储器。
DDR
控制器
具有六个
AXI
从
端口用于此目的：<
/p>
?
Arm Cortex-A53 C
PU
，
RPU
（
Arm Cortex-R5
和
LPD
外设）
，
GPU
，高速外设（
USB3
，
PCIe
和
SATA
）以及高
性能端口（
HP0
和
HP1
）的
两个
128
位
AXI
< br>端口）从
PL
到
Cache
Coherent Interconnect
（
CCI
）
?一个
64
位端口专用于
Arm Cortex-R5
CPU
?来自
DisplayPor
t
的一个
128
位
AXI
端口和来自
PL
的
HP2
端口
?来自<
/p>
HP3
的一个
128
位
AXI
端口和来自
PL
的
HP4
端口
?来自
General DMA
的一个
128
位
AXI
端口和来自
PL
的
HP5
高速连接外设
PCIe
?符合
PCI Express Base
Specification 2.1
?完全符合
PCI
Express
协议规则
?通道宽度
：
Gen1
或
Gen2
速率下的
x1
，
x2
或
x4
?
1
个虚拟频道
?全双工
PCIe
端口
?端点和单个
PCIe
链路根端口
?根端口支持增强配置访问机制（
ECAM
）
，
Cfg
事务生成
?根端口支持
INTx
和
MSI
?对
MSI
或
MSI-X
的端点支持
o
1
物理功能，无
SR-IOV
o
没有放松或
ID
订
购
o
完全可配置的
< br>BAR
o
不建议使用
INTx
，但可以生成
o
端点支持具有地址转换和中断功能的可配置目标
/
从属孔径
SATA
?符合
SATA
3.1
规范
?
SATA
主机端口最多支持
2
个外部
设备
?符合高级主机控制器接口（
'
AHCI'
）
ver
。
1.3
?
1.5Gb /
s
，
3.0Gb /
s
和
6.0Gb /
s
数据速率
?电源管理功能：支持部分和睡眠模式
USB 3.0
< br>?两个
USB
控制器（可配置为
USB 2.0
或
USB
3.0
）
?高达
5.0Gb /
s
的数据速率
?主机和设备模式
o
超高速，高速，全速和低速
o
最多
12
个端点<
/p>
o
USB
主机控制器寄存器和数据结构符合
Intel
xHCI
规范
o
带有内置
DMA
的
64
位
AXI
主端口
o
电源管理功能：休眠模式
DisplayPort
控制器
?使用
DisplayPort
输出进行<
/p>
4K
显示处理
o
最大分辨率为
4K x 2K-30
（
30Hz
像素速率）
o DisplayPort AUX
通道和输出上
的热插拔检测（
HPD
）
o RGB YCbCr
，
4
：
2
：
0; 4
：
2
：
2,4
：
4
：
4,6,8,
10
和
12b / c
o Y-only
，
xvYCC
，
RGB 4
：
4<
/p>
：
4
，
YCbC
r 4
：
4
：
4
，
YCbCr 4
：
2
：
2
和
YCbCr 4
：
2
：
0
视频格式，每种颜
色
分量为
6,8,10
和
12
位
o
256
色调色板
o
多帧缓冲格式
o
通过调色板，每像素
1,2,4,8
位（
bpp
）
o 16,24,32bpp
o
图形格式，如
RGBA8888
，
RGB555
等。
?
接受来自
PL
或专用
DMA
控制器的流视频
?启用
Alpha
混合图形和色度键控
?音频支持
o
单个流最多可携带
8
个
LPCM
通道，
192kHz
，
24
位分辨率
o
支持压缩格式，包括
DRA
，
Dolby MAT
和
DTS HD
o
多流传输可以扩展音频通道的数量
o
音频复制保护
o 2
通道流式传输或来自
PL
的输入
o
来自存储
器音频帧缓冲器的多通道非流式音频
?包括符合
ISO / IEC 13818-1
的系统时钟（
STC
）
?使用最少资源显示引导时间
平台管理单元（
PMU
）
< br>
?在引导期间执行系统初始化
?在睡眠状态期间充当应用程序和实时处理器的代理
?唤醒请求后启动上电并重新启动
?始终保持系统电源状态
?管理上电
，断电，复位，时钟门控以及岛屿和域的电源门控所需的低级事件序列
?提供错误管理（错误处理和报告）
?提供安全检查功能（例如，内存清理）
PMU
包括以下块：
?平台管理处理器
?固定
ROM
，用于启动设备
?带有
ECC
的
128KB RAM<
/p>
，用于可选的用户
/
固件代码
?本地和全局寄存器，用于管理掉电，上电，复位，时钟门控和电源门控
请求
?中断控制器，具有来自其他模块的
16
个中断和处理器间通信接口（
IPI
< br>）
?
GPI
< br>和
GPO
与
PS I / O<
/p>
和
PL
之间的接口
?用于
PMU
调试的
JTAG
接口
?可选的用户定义固件
配置安全单元（
CSU
）
?具有内置
ECC
的三重冗余安全处理
器模块（
SPB
）
?加密接口块由
o
256
位
AES-GCM
o SHA-3/384
o
4096
位
RSA
?主要管理单位
?内置
DMA
?
PCAP
界面
< br>?在预配置阶段支持
ROM
验证
?以安全或非安全引导模式将第一阶段引导加载程序（
FSBL
）加载到
OCM
中
?配置后支持电压，温度和频率监控
Xilinx
外设保护单元（
XPPU
）
?提供外围保护支持
?同时最多
20
个主控
?多孔径尺寸
?基于每个主站的指定一组地址孔径的访问控制
?
64KB
外设光圈，并控制每个外设的访问
I /
O
外设
IOP
单元包含数据通信外围设备。
IOP
的主要功能包括：
三速千兆以太网
?兼容
IEEE Std
802.3
，支持
10/100 / 1000Mb /
s
传输速率（全双工和半双工）
?支持巨型帧
?内置
Scatter-Gather
DMA
功能
?
RMON /
MIB
的统计计数器寄存器
?带有外
部
PHY
的
RGMII
接口上的多种
I / O
类型（
1.8,2.5,3.3V
）
?<
/p>
PL
的
GMII
接口支持接口：
TBI
，
SGMII<
/p>
和
RGMII
v2.0
支持
?在传输帧上生成自动
填充和循环冗余校验（
CRC
）
?发送器和接收
IP
，
TCP
和
UDP
校验和卸载
?用于物理层管理的
MDIO
接口
?全双工流量控制，可识别传入的暂停帧和传
输暂停帧的硬件生成
?
802.1Q
VLAN
标记，识别传入
VLAN
和优
先级标记帧
?支持
IEEE Std
1588 v2
SD /
SDIO 3.0
控制器
除安全数字
（
SD
）设备外，该控制器还支持
eM
MC 4.51
。
?仅限主机模式支持
?内置
DMA
?
1/4
位
SD
规范，
3.0
版
?
1/4/8-bit
eMMC
规范，版本
4.51
?支持
SD
卡和
eM
MC
（托管
NAND
）的主启动
?高速，默认速度和低速支持
?支持
1
位和
4
位数据接口
o
低速时
钟
0-400KHz
o
默认速度
0-25MHz
o
高速时钟
0-50MHz
?高速接口
o SD
UHS-1
：
208MHz
o eMMC
HS200
：
200MHz
?内存，
I /
O
和
SD
卡
?电源控制模式
?数据
FIFO
接口高达
512B
UART
?可编程波特率发生器
?
6,7
或
8
个数据位
?
1,1.5
或
2
个停止位
?奇数，偶数，空格，标记或无奇偶校验
?奇偶校验，成帧和溢出错误检测
?换行生成和检测
?自动回声，本地环回和远程环回通道模式
< br>?调制解调器控制信号：
CTS
，
RTS
，
DSR
，
< br>DTR
，
RI
和
DCD
（仅限
EMIO
）
SPI
?全双工操作可同时接收和发送
?<
/p>
128B
深度读写
FIFO
?主或从
SPI
模式
?最多三条芯片选择线
?多主环境
?如果检测到多个主站，则标识错误条件
?可选的主时钟参考
?软件可以轮询状态或中断驱动
I2C
?
1
28
位缓冲区大小
?正常（
100kHz
）和快速总线数据速率（
400k
Hz
）
?主或从模式
?正常或扩展寻址
?
I2C
总线保持，用于慢速主机服务
GPIO
?最多
128
个
GPIO
位
o
来自
MIO
的高达
78
位和来自<
/p>
EMIO
的高达
96
位
?每个
GPIO
位可以动态编程为输入或输出
?所有寄存器的每个位的独立复位值
?为每个
GPIO
信号生成中断请求
?所有控制寄存器的单通道（位）写入功能包括数据输出寄存器，方向控制寄存器和中断
清除寄存器
?在输出模式下回读
CAN
?符合
ISO 11898 -1
，<
/p>
CAN2.0A
和
CAN
2.0B
标准
?标准（
11
位标识符）和扩展（
29
位标识符）帧
?比特率高达
1Mb
/ s
?发送和接收消息
FIFO<
/p>
，深度为
64
条消息
?
TXFIFO
和
RXFIFO
的水印中断
?在正常模式下自动重发错误或仲裁丢失
?四个验收过滤器的验收过滤
?具有自动唤醒功能的睡眠模式
?窥探模式
?接收消息的
16
位时间戳
?内部生
成的参考时钟和
MIO
的外部参考时钟输入
?在
24MHz
参考时钟输入时
，保证时钟采样边沿在
80
％到
83<
/p>
％之间
?每个端口可选的
eFUSE
禁用
-
-
-
-
-
-
-
-
-
上一篇：电影最浪漫的句英文台词表白必备
下一篇：出差必备英语