第5章习题答案

取访问的数据通路。

图

5.56 CPU

结构图

7

、简述程序与微程序、指令与微指令的区别。

8

、微命令有哪几种编码方法，它们是如何实现的？

9

、简述机器指令与微指令的关系。

10

、某机的微指令格式中有

10

个独 立的控制字段

C0

～

C9

，每个控制字段有

Ni

个互

斥控制信号，

Ni

的值如下：

请回答：

(1)

10

个控制字段，采用编码表示法，需要多 少控制位？

(2)

如果采用完全水平型编码方式，需要多少控制位？

11

、假设微地址转移逻辑表达式如下：

μ

A4=P2·ZF·T4

μ

A3=P1·IR15·T4

μ

A2=P1·IR14·T4

μ

A1=P1·IR13·T4

μ

A0=P1·IR12·T4

其中

μ

A4

～

μ

A0

为微地址寄存器的相应位，

P1

和

P 2

为判别标志，

ZF

为零标志，

IR15

～

IR12

为指令寄存器

IR

的相应位，

T4

为时钟脉冲信号。试说明上述逻辑表达式的

含义，画出微地址转移逻 辑图。

12

、已知某机采用 微程序控制方式，其控制存储器容量为512×48位。微指令字长

为

< br>48

位，微程序可在整个控制存储器中实现转移，可控制微程序转移的条件共

4

个（直

接控制）

，微指令采用水平型格式，如图

5.57

所示。

图

5.57

微指令格式

(1)

微指令格式中的三个字段分别应为多少位？

(2)

画出围绕这种微指令格式的微程序控制器逻辑框图。

13

、从供选择的答案中，选出正确答案填入题中的横线上。

微指令分成水平型微指令和

A

两类。

B

可同时执行若 干个微操作，所以执行

指令的速度比

C

快。

在串行方式的微程序控制器中，取下一条微指令和执行本条微指令在时间上是

D

进行的，而微指令之间是

E

执行的。

实现机器指令功能的微程序一般是存放在

F

中的，

而用户可写的存储器则由

G

组成。

供选择的答案如下：

A

～

C

：①微指令；②微操作；③水平型微指 令；④垂直型微指令。

D

，

E

：①顺序；②重叠。

F

，

G

：①随机存取存储器（

RAM

）

；② 只读存储器（

ROM

）

。

14

、水平型微指令和垂直型微指令的含 义是什么？它们各有什么特点？

15

、

简述微程序控制器与硬连线控制器的相同点与差别，并分别说明两种操作控制

器的一般组成。

16

、什么叫并行性？粗粒度并行与细粒度并行有何区别？

17

、并行性有哪两重含义？实现并行处理技术主要有 哪几种形式？

18

、造成流 水线断流的因素主要有哪些？分别给出它们的解决方法。

19

、从供选择的答案中，选出正确答案填入题中的横线上。

某机采用两级流水线组织，第一级为取指和译码，需要

200ns

完成操作；第二级为

执行和 写回，大部分指令能在

180ns

内完成，但有两条指令需要< /p>

360ns

才能完成，在程

序运行时，这 类指令所占比例为

5%

～

10%

。

根据上述情况，机器周期（即一级流水线时间）应选为

A

。两条执行周期长的

指令采用

B

的方法解决。

供选择的答案如下：

A

：①180ns；②190ns；③200ns；④360ns。

B

：①机器周期选为

360n s

；②用两个机器周期完成。

20

、今有

4

级流水线，分别完成取指 、指令译码并取数、运算、送结果四步操作，

今假设完成各步操作的时间依次为

100ns

，

100ns

，

80ns

，

50ns

。请问：

(1)

流水线的操作周期应设计为多少？

(2)

若相邻两条指令发生数据相关，而且在硬件上不 采取措施，那么第

2

条指令要推

迟多少 时间进行？

(3)

如果在硬件设计上加以改进，至少需推迟多少时间？

21

、判断以下三组指令中各存在哪种类型的数据相关。

(1) I1 LDA R1

，

A

；M(A)→R 1，

M(A)

是存储单元

I2 ADD R2

，

R1

；(R2)+(R1)→R2

(2) I3 STA R3

，

B

；R3→M(B)，

M(B)

是存储单元

I4 SUB R3

，

R4

；

(R3)-

(R4)→R3

(3) I5 MUL R5

，

R6

；(R5)×(R6)→R5

I6 ADD R5

，

R7

；(R5)+(R7)→R5

22

、指令流水线有取指（

IF

）

、译码（

ID

）

、 执行（

EX

）

、访存（

MEM

）

、写回寄存器

（

WB

）五个过程段，共有

12

条指令连续输入此流水线。

(1)

画出流水处理的时空图，假设时钟周期为

100ns

< br>；

(2)

求流水线的 实际吞吐率（单位时间里执行完毕的指令数）

；

(3)

求流水线的加速比；

(4)

求流水线的效率。

23

、

设有主频为

的微处理器，

平均每条指令的执行时间 为

2

个机器周期，

每个

机器周期由

2

个时钟脉冲周期组成。问：

(1)

存储器为“0”等待，求出机器速度；

(2)

假如每两个机器周期中有一个是访存周期，需插 入一个机器周期的等待时间，

求机器速度。

（“0等待”表示存储器可在一个机器周期完成读

/

写操作，

因此不需要插入等待时

间）

24

、从供选择的答案中，选出正确答案填入题中的横线上。

微机

A

和

B

是采用不同主频的

CPU

芯片，

片内逻辑电路完全相同。

若

机的

CPU

主

频为

8MHz

，

B

机为

12MHz

。

则

A

机的

CPU

主振周期为

A

μ

s

。

如

A

机的平均指令执 行速

度为

0.4MIPS

，那么

A

机的平均指令周期为

B

s

，

B

机的平均指令执行速度为

C

MIPS

。

供选择的答案如下：

A

～

C

：①0.125；②0.25；③0. 5；④0.6；⑤1.25；⑥1.6；⑦2.5。

25

、

(1)

设某机主频为

，每个机器周期平均含

2

个时钟周期，执行每条指令平均

花

2.5

个机器周期，试问该机的平均指令执行速度为多少

MIPS

< br>？

(2)

若机器主频 不变，但每个机器周期平均含

4

个时钟周期，执行每条指令平均 花

5

个机器周期，则该机的平均指令执行速度又是多少

MIPS

？由此可得出什么结论？

26

、提高单机系统指令级并行性的措施主要有哪些？

参考答案

习题

5

1.

略

2.

略

3. STOI

指令的指令周期流程图如附图

5.1

所示。

附图

5.1 STOI

指令的指令周期流程图

4. LDA

指令的指令周期流程图如附图

5.2

所示。