-
页次
英文名称
中文名称
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
Active Area
ACETONE
ADI
AEI
AIR SHOWER
ALIGNMENT
ALLOY/SINTER
AL/SI
AL/SI/CU
ALUMINUN
ANGLE LAPPING
ANGSTRON
APCVD
（
ATMOSPRESSURE
）
AS75
ASHING
，
STRIPPING
ASSEMBLY
BACK GRINDING
BAKE, SOFT BAKE, HARD BAKE
BF2
BOAT
B.O.E
BONDING PAD
BORON
BPSG
BREAKDOWN VOLTAGE
BURN IN
CAD
CD
MEASUREMENT
CH3COOH
CHAMBER
CHANNEL
CHIP ,DIE
CLT
（
CARRIER LIFE
TIME
）
CMOS
COATING
CROSS SECTION
C-V PLOT
CWQC
CYCLE TIME
CYCLE TIME
DEFECT DENSITY
DEHYDRATION
BAKE
主动区（工作区）
丙酮
显影后检查
蚀刻后检查
空气洗尘室
对准
熔合
铝
/
硅
靶
铝
/
硅
/
铜
铝
角度研磨
埃
常压化学气相沉积
砷
电浆光阻去除
晶粒封装
晶背研磨
烘烤，软烤，预烤
二氟化硼
晶舟
缓冲蚀刻液
焊垫
硼
含硼及磷的硅化物
崩溃电压
预烧试验
计算机辅助设计
微距测试
醋酸
真空室
,
反应室
信道
晶粒
截子生命周期
互补式金氧半导体
光阻覆盖
横截面
电容
,
电压圆
全公司品质管制
生产周期时间
生产周期时间
缺点密度
去水烘烤
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
65
66
67
68
69
70
71
72
73
74
75
76
77
78
79
80
81
DENSIFY
DESCUM
DESIGN RULE
EDSIGN RULE
DIE BY DIE
ALIGNMENT
DIFFUSION
DI WATER
DOPING
DRAM , SRAM
DRIVE IN
E-BEAM LITHOGRAPHY
EFR
（
EARLY FAILURE
RATE
）
ELECTROMIGRATION
ELECTRON/HOLE
ELLIPSOMETER
EM
（
ELECTRO
MIGRATION TEST
）
END POINT DETECTOR
ENERGY
EPI WAFER
EPROM
(ERASABLE-PROGRAMMABLE
ROM
）
ESD
ELECTROSTATIC DAMAGE
ELECTROSTATIC DISCHARGE
ETCH
EXPOSURE
FABRICATION
< br>（
FAB
）
FBFC
（
FULL BIT
FUNCTION CHIP
）
FIELD/MOAT
FILTRATION
FIT
（
FAILURE IN
TIME
）
FOUNDRY
FOUR POINT PROBE
F/S
（
FINESONIC
CLEAN
）
FTIR
FTY
（
FINAL TEST
YIELD
）
FUKE
DEFECT
GATE OXIDE
GATE VALVE
GEC
（
GOOD
ELECTRICAL CHIP
）
GETTERING
G-LINE
密化
电浆预处理
设计规范
设计准则
每
FIELD
均对准
扩散
去离子水
参入杂质
动态
,
静态随机存取内存
驱入
电子束微影技术
早期故障率
电子迁移
电子
/
电洞
椭圆测厚仪
电子迁移可靠度测试
终点侦测器
能量
磊晶芯片
电子可程序只读存储器
静电破坏
静电放电
蚀刻
曝光
制造
全功能芯片
场区
过滤
客户委托加工
四点侦测
超音波清洗
傅氏转换红外线光谱分析仪
闸极氧化层
闸阀
优良电器特性芯片
吸附
G-
光线
82
83
84
85
86
87
88
89
90
91
92
93
94
95
96
97
98
99
100
101
102
103
104
105
106
107
108
109
110
111
112
113
114
115
116
117
118
119
120
GLOBAL ALIGNMENT
GOI
（
GATE OXIDE
INTEGRITY
）
GRAIN
SIZE
GRR
STUDY
(GAUGE
REPEATABILITY
AND
REPRODUUCIBILITY
）
H2SO4
H3PO4
HCL
HEPA
HILLOCK
HMDS
HNO3
HOT ELECTRON EFFECT
I-LINE STEPPER
IMPURITY
INTEGRATED CIRCUIT
（
IC
）
ION
IMPLANTER
ION IMPLANTATION
ISOTROPIC ETCHING
ITY
（
INTEGRATED
TEST YIELD
）
LATCH
UP
LAYOUT
LOAD LOCK
LOT NUMBER
LPCVD
（
LOW
PRESSURE
）
LP
SINTER
LPY
（
LASER
PROBE YIELD
）
MASK
MICRO,MICROMETER,MICRON
MISALIGN
MOS
MPY
（
MULTI PROBE
YIELD
）
MTBF
（
MEAN
TIME
BETWEEN
FAILURE
）
N2,NITROGEN
N,P TYPE
SEMICONDUCTOR
NSG
（
NONDOPED
SILICATE GLASS
）
NUMERICAL APERTURE
（
N.A.
）
OEB
（
OXIDE ETCH
BACK
）
OHMIC
CONTACT
ONO
（
OXIDE
NITRIDE OXIDE
）
整片性对准与计算
闸极氧化层完整性
颗粒大小
测量仪器重复性与再现性之研究
硫酸
磷酸
氯化氢（盐酸）
高效率过滤器
凸起物
HMDS
蒸镀
硝酸
热电子效应
I-LINE
步进对准曝光机
杂质
集成电路
离子植入机
离子植入
等向性蚀刻
栓锁效应
布局
传送室
批号
低压化学气相沉积
低压烧结
雷射修补前测试良率
光罩
微，微米
对准不良
金氧半导体
多功能侦测良率
氮气
N,P
型半导体
无参入杂质硅酸盐玻璃
数值孔径
氧化层平坦化蚀刻
欧姆接触
氧化层
-
氮化层
-
氧化层
121
122
123
124
125
126
127
128
129
130
131
132
133
134
135
136
137
138
139
140
141
142
143
144
145
146
147
148
149
150
151
152
153
154
155
156
157
OPL
（
OP
LIFE
）
（
OPERATION
LIFE
TEST
）
OXYGEN
P31
PARTICLE CONTAMINATION
PARTICLE COUNTER
PASSIVATION
OXIDE
（
P/O
）
P/D
（
PARTICLE
DEFECT
）
PECVD
PELLICLE
PELLICLE
PH3
PHOTORESIST
PILOT WAFER
PINHOLE
PIRANHA CLEAN
PIX
PLASMA ETCHING
PM
（
PREVENTIVE
MAINTENANCE
）
POCL3
POLY SILICON
POX
PREHEAT
PRESSURE
REACTIVE ION ETCHIN
G
（
R.I.E.
）
< br>
RECIPE
REFLOW
REGISTRATION ERROR
RELIABILITY
REPEAT DEFECT
RESISTIVITY
RESOLUTION
RETICLE
REWORK/SCRAP/WAIVE
RUN IN/OUT
SCRUBBER
SAD
（
SOFTWARE
DEFECT ANALYSIS
）
SEM
（
SCANNING
ELECTRON
MICROSCOPE
）
SELECTIVITY
使用期限（寿命）
氧气
磷
尘粒污染
尘粒计数器
护层
尘粒缺陷
电浆
CVD
光罩护膜
光罩保护膜
氢化磷
光阻
试作芯片
针孔
过氧硫酸清洗
聚醯胺膜
电将蚀刻
定期保养
三氯氧化磷
复晶硅
聚醯胺膜含光罩功能
预热
压力
活性离子蚀刻
程序
回流
注记差
可靠性
重复性缺点
阻值
解析力
光罩
修改
/
报废
/
签过
挤进
/
挤出
刷洗机
缺陷分析软件
电子显微镜
158
选择性
159
160
161
162
163
164
165
166
167
168
169
170
171
172
173
174
175
176
177
178
179
180
181
182
183
184
185
186
187
188
SILICIDE
SILICIDE
SILICON
SILICON NITRIDE
SMS
(SEMICODUCTOR MANUFACTURING
SYSTEMS
）
SOFT WARE, HARD WARE
S.O.G.
（
SPIN ON
GLASS
）
S.O.J.
(SMALL
OUTLINE
J-LEAD
PACKAGE
）
SOLVENT
SPECIFICATION
（
SPEC
）
SPICE PARAMETER
S.R.A
(SPREADING
RESISTENCE
ANALYSIS
）
SPUTTERING
SSER
（
SYSTEM SOFT ERROR RATE
TEST
）
STEP
COVERAGE
STEPPER
SURFACE
STSTES
SWR
（
SPECIAL WORK
REQUEST
）
TARGET
TDDB
（
TIME
DEPENDENT
DIELECTRIC
BREAKDOWN
）
TECN
（
TEMPORARY
ENGINEERING
CHANGE
NOTICE
）
TEOS
（
TETRAETHYLOR
THOSILICATE
）
THRESHOLD VILTAGE
THROUGH
PUT
TMP
（
TI
MEMORY
PROTOTYPE
，
TMS-X
TI MEMORY STANDARD
PRODUCT
）
TOX
TROUBLE SHOOTING
UNDERCUT
UNIFORMITY
VACUUM
硅化物
金属硅化物
硅
氯化硅
半导体制造系统
软件
,
硬件
旋制氧化硅
缩小型
< br>J
形脚包装
IC
溶剂
规范
SPIC
参数
展布电阻分析
溅镀
系统暂时性失效比率测试
阶梯覆盖
步进式对准机
表面状态
靶
介电质层崩贵的时间依存性
临时性制程变更通知
四乙基氧化硅
临界电压
产量
TI
记忆产品样品（原型）
，
TI
内存
标准产品
氧化层厚度
故障排除
底切度
均匀度
真空
189
190
191
192
193
194
195
196
197
198
VACUUM PUMP
VERNIER
VIA CONTACT
VISCOSITY
VLF
（
VERTICAL LAMINAR
FLOW
）
WELL/TANK
WLRC
(WAFER
LEVEL
RELIABILITY
CONTROL
）
WLQC
（
WAFER
LEVEL
QUALITY
CONTROL
）
X-RAY LITHOGRAPHY
YELLOW
ROOM
真空帮浦
游标尺
连接窗
黏度
垂直流层
井区
晶圆层次（厂内）可靠度控制
晶圆层次（厂内）品质控制
X
光微影技术
黄光室
页次
英文名称
中文名称
解析
1
Active Area
2
ACTONE
3
ADI
4
AEI
主动区
（工作区）
主动晶体管（
ACTIVE TRANSISTOR
）
被
制
造
的
区
域
即
所
谓
的
主
动
区
（
ACTIVE
AREA
）
。在标准之
MOS
制
造过程中
ACTIVE AREA<
/p>
是由一层氮化
硅光罩即等接氮化硅蚀刻之后的局部
场区氧化所形成的，
而由于利用到局部
场氧化之步骤，
所以
ACTIVE
AREA
会
受到鸟嘴（
BIRD'S
BEAK
）之影响而比
原先之氮化硅光罩所定义的区域来的
小，以长
0.6UM
之场区氧化而言，大<
/p>
概会有
0.5UM
之
BIRD'S BEAK
存在，
也就是说
ACTIVE AREA
比原在之氮化硅光罩所
定义的区域小
0.5UM
。
丙酮
1.
丙酮是有机溶剂的一种，分子式为
CH3COCH3
。
2.
性质为无色，具刺激性及薄荷臭味
之液体。
3.
在
FA
B
内之用途，
主要在于黄光室
内正光阻
之清洗、擦拭。
4.
对神经中枢具中度麻醉性，对皮肤
粘膜具轻微毒性，长期接触会引起
皮肤炎，吸入过量之丙酮蒸汽会刺
激鼻、眼结膜及咽喉粘膜，甚至引
起头痛、恶心、呕吐、目眩、意识
不明等。
5.
允许浓度
1000PPM
。
显影后检查
1.
定义：
After Developing Inspection
之缩写
2.
目的：
检查黄光室制程；光阻覆盖→对准
→曝光→显影。发现缺点后，如覆
盖不良、显影不良
…
等即予修改，
以维护产品良率、品质。
3.
方法：
利用目检、显微镜为之。
蚀刻后检查
1.
定义：
AEI
即
After Etching
Inspection
，
在蚀
刻制程光
阻去除前及光阻去除后，
分别对产品实施全检或抽样检查。
5
AIR SHOWER
空气洗尘室
6
ALIGNMENT
对准
7
ALLOY/SINTER
熔合
8
AL/SI
铝
/
硅
靶
9
AL/SI/CU
铝
/
硅
/
铜
10
ALUMINUN
铝
2.
目的：
2-1
提高产品良率，
避免不良品外流。
2-2
达到品质的一致性和制程之重复
性。
2-3
显示制程能力之指针
2-4
阻止异常扩大，节省成本
3.
通常
AEI
检
查出来之不良品，
非必要
时很少作修改，
因为重去氧化层或重长
氧化层可能造成组件特性改变可靠性
变
差、缺点密度增加，生产成本增高，
以及良率降低之缺点。
<
/p>
进入洁净室之前，
需穿无尘衣，
因在外<
/p>
面更衣室之故，
无尘衣上沾着尘埃，
故<
/p>
进洁净室之前，
需经空气喷洗机将尘埃
吹
掉。
1.
定义：
利用芯片上的对准键，一般用
十字
键和光罩上的对准键合对为之。
2.
目的：
在
IC
的制造过程中，
必须经过
6~10
次左右的对准、曝光来定义电路图<
/p>
案，对准就是要将层层图案精确地
定义显像在芯片上面。
3.
方法：
A.
人眼对准
B.
用光、电组合代替人眼，即机械
式对准。
Alloy
之
目
的
在
使
铝
与
硅
基
(Silicon <
/p>
Substrate)
之接触有
Ohmi
c
特性，即电
压与电流成线性关系。
Alloy
也可降低接触的阻值。
<
/p>
此为金属溅镀时所使用的一种金属合
金材料利用
< br>Ar
游离的离子，让其撞击
此靶的表面，
把
Al/Si
的原子撞击出来，
而镀在芯片表面上，
一般使用之组成为
Al/Si
(1%)
，将此当作组件与外界导线
连接。
金属溅镀时所使用的原料名称，
通常是<
/p>
称为
TARGET
，其成分为
0.5
﹪铜，
1
﹪硅及<
/p>
98.5
﹪铝，
一般制程通常是使用
99
﹪铝
1
﹪硅，
后来为了金属电荷迁移
现象（
ELEC
TROMIGRATION
）故渗
加<
/p>
0.5
﹪铜，以降低金属电荷迁移。
此为金属溅镀时所使用的一种金属材
11
12
13
14
15
料，利用
Ar
< br>游离的离子，让其撞击此
种材料做成的靶表面，把
Al<
/p>
的原子撞
击出来，
而镀在芯片表面上，<
/p>
将此当作
组件与外界导线之连接。
ANGLE LAPPING
角度研磨
Angle
Lapping
的
目
的
是
为
了
测
量
Junction
的深度，所
作的芯片前处理，
这种采用光线干涉测量的方法就称之
Angl
e
Lapping
。公式为
Xj=λ/2
NF
即
Junction
深度等于入射光波长的一半
与干涉条纹数之乘积。但渐渐的随着
VLSI
组件的缩小，准确度及精密度都
无法因应。
如
SRP(Spreading Resistance
Prqbing)
也是应用
Angle
Lapping
的方
法作前处理，
采用的方法是以表面植入
浓度与阻值的对应关系求出
Junction
的深度，精确度远超过入射光干涉法。
ANGSTROM
埃
是一个长度单位，
其大小为
1
< br>公尺的百
亿分之一，
约为人的头发宽度之五十万
分之一。此单位常用于
IC
制程上，表
示其层（如
SiO2
，
Poly
，
SiN….
）厚度
时用。
APCVD
常
压化学气相沉
APCVD
为
Atmos
phere(
大
气
)
< br>，
（
ATMOSPRESSU
积
Pressure(
压
力
)
，
Chemical(
化
学
)
，
Vapor(
气相
)
及
Deposition(
沉积
)<
/p>
的缩
RE
）
<
/p>
写，
也就是说，
反应气体
（如
SiH4(g)
，
B2H
6(g)
，和
O2(g)
）在常压下起
化学
反应而生成一层固态的生成物（如
BPSG
）于芯片上。
AS75
砷
自然界元素之一；由
33
个质子，
42
个
中子即
75
个电子所组成。半导体工业
用的砷离子（
As
＋
）可由
AsH
3
气体分
解得到。砷是
N-TYPE
DOPANT
常用
作
N-
场区、空乏
区及
S/D
植入。
< br>ASHING
，
电浆光阻去除
1.
电
浆<
/p>
预
处
理
，
系
利
用
电
浆
方
式
（
Plasma
）
，将芯片表面之光阻加以去
STRIPPING
除。
2.
电浆光阻去除的原理，
系利用氧气
在电浆中所产生只自由基（
Radi
cal
）
与光阻（高分子的有机物）发生作用，
产生挥发性的气体，
再由帮浦抽走，
达
到光阻去除的目的。
3.
电浆光组的产生速率通常较酸液
光阻去除为慢，
但是若产品经过离子植
入或电浆蚀刻后，
表面之光阻或
发生碳
16
17
18
19
化或石墨化等化学作用，
整个表
面之光
阻均已变质，
若以硫酸吃光阻，
无法将
表面已变质之光阻加以去除，
故均必须
< br>先以电浆光阻去除之方式来做。
ASSEMBLY
晶粒封装
以树酯或陶瓷材料，将晶粒
包在其中，
以达到保护晶粒，隔绝环境污染的目
的，
而此一连串的加工过程，
即称为晶
粒封装（
Assembly
）
。
封装的材料不同，其封装的作法亦不
同，
< br>本公司几乎都是以树酯材料作晶粒
的封装，制程包括：
芯片切割→晶粒目检→晶粒上
「架」
（
导
线架，即
Lead frame
）→焊线→模压封
装→稳定烘烤
（使树酯物
性稳定）
→切
框、弯脚成型→脚沾锡→盖印→完成。
以树酯为材料之
IC
，
通常用于消费性
产品，
如计算机、
计算
器，
而以陶瓷作
封装材料之
IC
，
属于高性赖度之组件，
通常用于飞弹、火箭
等较精密的产品
上。
BACK
GRINDING
晶背研磨
利用研
磨机将芯片背面磨薄以便测试
包装，
着重的是厚度均匀度及背面
之干
净度。
一般
6
吋芯片之厚度约
20mil
～<
/p>
30
mil
左右，
为了便于晶粒封装打线，
故需将
芯片厚度磨薄至
10 mil
～
15mil
左右。
BAKE,
SOFT
烘烤，软烤，预
烘烤（
Bake
）
：
BAKE,
烤
在集成电路芯片上的制造过程中，
将芯
HARD BAKE
片至于稍高
温（
60
℃～
250
< br>℃）的烘箱
内或热板上均可谓之烘烤，
随其目的的
不同，可区分微软烤（
Soft
bake
）与预
烤（
Hard
bake
）
。
软烤（
Soft
bake
）
：
其使用时机是在上完光阻后，
主要目的
是为了将光阻中的溶剂
蒸发去除，
并且
可增加光阻与芯片之附着力。
< br>
预烤（
Hard
bake
）
：
又称为蚀刻前烘烤（
pre-etch bake
）
，主
要目的为去除水气，增加光阻附着性，
尤其在湿蚀刻
（
wet etching
）
更为重要，
预烤不全长会造成过蚀刻。<
/p>
BF2
二氟化硼
·
一种供做离子植入用之离子。
·
BF
2
＋
是由
BF
3
＋
气体晶灯丝加热分
20
BOAT
晶舟
21
B.O.E
缓冲蚀刻液
22
BONDING PAD
焊垫
解成：
B
1
0
、
B
11
、
F
19
、
B<
/p>
10
F
2
、
B
11
F
2
。
经
Extrac
t
拉出及质谱磁场分析后而得到。
·是一种
P-type
离子，通常用
作
VT
植入（闸层）及
S/D
植入。
Boat
原意
是单木舟，在半导体
IC
制造
过程中，
常需要用一种工具作芯片传
送、
清洗及加工，
< br>这种承载芯片的工具，
我们称之为
Boat
。
一般
Boat
有两种材质，一是石英、另
一是铁氟龙。石英
B
oat
用在温度较高
（大于
300
℃）
的场合。
而铁氟龙
Boat
则用在传送或酸处理的场合。
< br>BOE
是
HF
与
NH4F
依不同比例混合
而
成
。
6:1
BOE
蚀
刻
即
表
示
HF
：
NH4F=1
：
6
的成分混合而成。
HF<
/p>
为主
要的蚀刻液，
NH4F
则作为缓冲剂使
用。利用
NH4F
< br>固定〔
H
＋〕的浓度，
使之保持
一定的蚀刻率。
HF
会浸蚀玻璃及任
何含硅石的物质，
对皮肤有强烈的腐蚀性，不小心被溅
到，应用
大量水冲洗。
焊垫－晶利用以连接金线或铝线的金
属层。在晶粒封装（
Assembly
）的制程<
/p>
中，有一个步骤是作“焊线”
，即是用
金
线
（塑料包装体）
或铝线
（陶瓷包装<
/p>
体）
将晶粒的线路与包装体之各个接脚
依
焊线图
（
Bonding Diagram
）
连接在一
起，
如此一来，
晶粒的功能才能有效地
应用。
由于晶粒上的金属线路的宽度即间隙
都非常窄小，
（
目前
SIMC
所致的产品
约是微米左右
的线宽或间隙）
，而用来
连接用的金线或铝线其线径目前由于<
/p>
受到材料的延展性即对金属接线强度
要求的限制，祇能做到
1.0
～
1.3mil
（
25.4
～
33j
微米）左右，在此情况下，
要把二、
三十微米的金属线
直接连接到
金属线路间距只有
3
微米的
晶粒上，
一
定会造成多条铝线的接桥，
故晶粒上的
铝路，在其末端皆设计成一个约
4mil
见方的金属层，
此即为焊垫，
以作为接
线使用。
焊垫通常分布再晶粒之四个外围上
（以
23
BORON
24
BPSG
25
BREAKDOWN
VOLTAGE
26
BURN IN
粒封装时的焊
线作业）
，其形状多为正
方形，亦有人将第一焊线点作成圆形，
以资辨识。
焊垫因为要作接线，
其上得
护层必须蚀刻掉，
故可在焊垫上清楚地
看到“开窗线”
。而晶粒上有时亦可看
到大块的金属层，
位于晶粒内部而非四
周，其上也看不到开窗线，是为电容。
硼
自然元素之一。<
/p>
由五个质子及六个中子
所组成。所以原子量是
11
。另外有同
位素，
是由五个质
子及五个中子所组成
原子量是
10
（<
/p>
B
10
）
。
自然界中这两种同
位素之比例是
4
：
1
，可由磁场质谱分
析中看出，是一种
P-type
的离子（
B
11
＋
）
，用来作场区、井区、
VT
及
S/D
植
入。
含硼
及磷的硅化
BPSG
乃介于
Poly<
/p>
之上、
Metal
之下，
物
可做为上下两层绝缘之用，
加硼、
磷主
要目的在使回流后的
St
ep
较平缓，以
防止
Metal
line
溅镀上去后，
造成断线。
崩溃电压
反向
P-N
接面组件所加之电压为
P
接<
/p>
负而
N
接正，如为此种接法则当所加
电压通在某个特定值以下时反向电流
很小，而当所加电压值大于此特
定值
后，
反向电流会急遽增加，
此特定
值也
就
是
吾
人
所
谓
的
崩
溃
电
压
（
BREAKDOWN VOLTAGE
）
一般吾
人
所定义反向
P
＋
-
N
接面之反向电流
为
1UA
时之电压为崩溃电压，
在
P
＋
-
N
或
<
/p>
N
＋
-P
之接回
组件中崩溃电压，
随着
N
（或者
P
）
之浓度之增加而减小。
< br>
预烧试验
「预烧」
（
Burn
in
）为可靠性测试的一
种，
旨在检验出哪些在使用初期即损坏
的产品，而在出货前予以剔除。
预烧试验的作法，乃是将组件（产品）
至于高温的环境下，
加上指定的正向或
反向的直流电压，
如
此残留在晶粒上氧
化层与金属层之外来杂质离子或腐蚀
性
离
子
将
容
易
游
离
而
使
故
障
模
式
（
Failure
Mode<
/p>
）提早显现出来，达到
筛选、剔除「早期夭折」产品之目的。
预烧试验分为
「静态预烧」
（
Static Burn
in
< br>）与「动态预烧」
（
Dynamic Burn in<
/p>
）
两种，
前者在试验时，
只在组件上加上
27
CAD
28
CD
MEASUREMENT
29
CH3COOH
30
CHAMBER
额定的工作电压即消耗额定的功率，
而
后者除此外并有仿真实际工作情况的
讯号输入
，
故较接近实际状况，
也较严
格。
基本上，
每一批产品在出货前，
皆须作
百分之百的预烧试验，
馾由于成本及交<
/p>
货其等因素，
有些产品旧祇作抽样
（部<
/p>
分）
的预烧试验，
通过后才出货。
另外
对于一些我们认为它品质够稳定且够
水准
的产品，亦可以抽样的方式进行，
当然，
具有高信赖度的产品，
皆须通过
百分之百的预烧试验。
计算机辅助设计
CAD
：
Computer
Aided Design
计算机辅助设计，
此名词所包含的
范围
很广，
可泛称一切计算机为工具，
所进
行之设计；因此不仅在
IC
设计上
用得
到，
建筑上之设计，
飞机、
船体之设计，
都可能用到。
在以往计算机尚未广泛应用时，
设计者
必须以有限之记
忆、经验来进行设计，
可是有了所谓
CAD
后，我们把一些常
用之规则、
经验存入计算机后，
后面的
设计者，变可节省不少从头摸索的工
作，
如此不仅大幅地提高了设计的准确
度，使设计的领域进入另一新
天地。
微距测试
CD: Critical
Dimension
之简称。
通常于
某一个层次中，
为了控制其最小
线距，
我们会制作一些代表性之量测图
形于晶方中，通常置于晶方之边缘。
简言之，
微距测量长当作一个重要之制
< br>程指针，可代表黄光制程之控制好坏。
量测
CD
之层次通常是对线距控制较
重要之层次，
如氮化硅、
POLY
、
CONT
、
MET
…等，
而目前较常用于测量之图形
有品字型，
L-BA
R
等。
醋酸
ACETIC ACID
醋酸澄清、无色液体、
有刺激性气味、熔点
16.63
℃、沸点
118
℃。与水、酒精、乙醚互溶。可燃。
冰醋酸
是
99.8
﹪以上之纯化物，
有别于<
/p>
水容易的醋酸食入或吸入纯醋酸有中
等的毒性，
< br>对皮肤及组织有刺激性，
危
害性不大，被溅到用水冲洗。
真空室
,
反
应室
专指一密闭的空间，常有特殊的用途：
< br>诸如抽真空、气体反应或金属溅度等。
31
32
33
34
针对此特殊空间之种种外
在或内在环
境：例如外在粒子数（
particle
）
、湿度
及内在温度、
压
力、
气体流量、
粒子数
等加以控制。达
到芯片最佳反应条件。
CHANNEL
信道
当在
M
OS
晶体管的闸极上加上电压
（
PMO
S
为负，
NMOS
为正）
，则闸极
下的电子或电洞会被其电场所吸引或
排斥而
使闸极下之区域形成一反转层
（
Inversion Laye
r
）
，也就是其下之半导
体
P-type
变成
N-type
Si
，
N-type
变成
P-type Si
，而与源极和汲极，我们旧称
< br>此反转层为“信道”
。
信道的长度“
Channel
Len
gth
”对
MOS
组件的参数有着极重
要的影响，
故我们
对
POLY
CD
的控制需要非常谨慎。
CHIP
,DIE
晶粒
一片芯片（
OR
晶圆，即
Wafer
）上有
许多相同的方形小单位，
这些小单位及
称为晶粒。
同一芯片上每个晶粒都是相同的构造，<
/p>
具有相同的功能，每个晶粒经包装后，
可制成一颗颗我们日常生活
中常见的
IC
，故每一芯片所能制造出的
IC
数量
是很可观的，从几百个到几千个不等。
同样地，
如果因制造的疏忽而产生的缺
点，往往就会
波及成百成千个产品。
CLT
截子生命周期
一、
定义
（
CARRIER
LIFE
少数戴子再温度平均时电子被束
缚在原子格内，当外加能量时，
电
TIME
）
子获得能量，脱离原子格束缚，
形
成自由状
态而参与电流岛通的的
工作，但能量消失后，这些电子
/
电洞将因在结合因素回复至平衡
状态，
因子当
这些载子由被激发后
回复平衡期间，称之为少数载子
“
LIFE TIME
“
二、
应用范围
1.
评估卢管和清洗槽的干净度
2.
针对芯片之清洁度及损伤程度对
CLT
值有影响为
A.
芯片中离子污染浓度及污染之
金属种类
B.
芯片中结晶缺陷浓度
CMOS
互补式金氧半导
金
属
氧
化
膜
半
导
体
（
< br>MOS
，
体
METAL-OXIDE
SEMICONDUCTOR
）
35
COATING
光阻覆盖
36
CROSS SECTION
横截面
37
C-V PLOT
电容
,
电压圆
其制程程序及先在单晶硅上形成绝缘
氧化膜，再沉积一层复晶硅
（或金属）
作为闸极，
利用家到闸极的电场来控制
MOS
组件的开关
（导电或不导电）
。
按
照导电载子的种类，
MO
S
，又可分成
两种类型：
NMOS
（由电子导电）和
PMOS
（由电洞导电）
。而互补式金氧
半
导
< br>体
（
CMOSCOMPLEMENTARY
MOS
）
则是由
NMOS
及
PMOS
组合而
成，具有省电、抗噪声能力强、
α
-PARTICLE
免疫力好等许多优点，是
超大规模集成电路（
VLSI
）的主流。
将光阻剂以浸
泡、
喷雾、
刷怖、
或滚压
等方法加于芯片上，称为光阻覆盖。
目前效果最佳
的方法为旋转法；
旋转法
乃是将芯片以真空吸附于一个可旋转<
/p>
的芯片支持器上，
适量的光阻剂加在芯
片
中央，
然后芯片开始转动，
芯片上的
光
阻剂向外流开，很均匀的散在芯片
上。
要得到均匀的光阻膜，<
/p>
旋转速度必
须适中稳定。
而旋转速度和光
阻剂粘滞
性绝应所镀光阻剂的厚度。
光阻剂加上后，必须经过软烤的步骤，
以除去光阻剂中过多的溶剂，
进而使光
阻膜较为坚硬，
同时增加光阻膜与芯片
的接合能力的主要方法就是在于适当
调整软烤温度与时间。
经过了以上的镀光阻膜即软烤过程，
也
就是完成了整个光阻覆盖的步骤。
IC
的制造基本上是由一层一层的图案
堆积上去，而为了了解堆积图案的构
造，
以改善制程或解决制程问题，
经常
会利用破坏性切割方式以电子显微镜
（
SE
M
）来观察，而切割横截面、观
察横截面的方式是其中较为普遍
之一
种。
译意为电容、
电压图：
也就是说当组件
在不同状况下，
在闸极上施以某一电压
时，
会产生不同之电容值<
/p>
（此电压可为
正或负）
，如此组件为理想
的组件；也
就是闸极和汲极间几乎没有杂质在里
面（
COMTAMINATION
）
。当外界环境
改变时（温度或压力）
，并不太会影响
它<
/p>
的
电
容
值
，
利
用
此
可
MONITOR
38
CWQC
39
CYCLE
TIME
40
CYCLE TIME
MOS
组件之好坏，
一般△
V
＜
0.2
为正
常。
全公司品质管制
以往有些经营者或老
板，
一直都认为品
质管制是品管部门或品管主管的责任，
遇到品质管制做不好时，
即立即指责品
质主管
，这是不对的。
品质管制不是品质部门或某一单位就
可以做好的，
而是全公司每一部门全体
人员都参
与才能做好。
固品质管制为达
到经营的目的，
< br>必须结合公司内所有部
门全体人员协力合作，
构成一个能
共同
认识，
亦于实施的体系，
并使工作
标准
化，
且使所定的各种事项确实实行，
使
自市场调查、
研究、
开发、
设计、
采购、
制造、检查、试验、出货、销售
、服务
为止的每一阶段的品质都能有效的管
理，这就是所谓的全
公司品质管制
（
Company Wide Quality
Control
）
。实施
CWQC
的目的最主要的就是要改善企
业体质；
即发
觉问题的体质、
重视计划
的体质、
重点
指向的体质、
重视过程的
体质，以及全员有体系导向的体质。<
/p>
生产周期时间
指原料由投入生产线到产品于生产线
产生所需之生产
/
制造时间。
在
TI-
ACER
，生产周期有两种解释：
一
为
“
芯
片
产
出
周
期
时
间
”
（
WAFER-OUT CYCLE TIME
）
，
一
为
“
制
程
周
期
时
间
”
（
PROCESS
CYCLE TIME
）
“芯片产出周期时间”
乃指单一批号之
芯片由投入
到产出所需之生产
/
制造时
间。
“
制程周期时间
”
则指所有芯片于单一
工站平均生产
/<
/p>
制造时间，
而各工站
（从
头至尾）平均生产
/
制造之加总极为该
制程之制程周期时间。
目前
TI-ACER
LINE
REPORT
之生产
周期时间乃采用
“制程周期时间”
。
一般而言，
生产周期时间可以下列公式
概略推算之：
生产周期时间
=
在制品（
WIP
）
/
产能
（
THROUGHOUT
）
生产周期
IC
< br>制造流程复杂，且其程序很长，自
芯片投入至晶圆测试完成，谓之
Cycle
41
DEFECT DENSITY
缺点密度
42
DEHYDRATION
BAKE
去水烘烤
43
DENSIFY
密化
44
DESCUM
电浆预处理
Time
。
由于
IC
生命周期很短，自开发、生产
至销售，需要迅速且能掌握时效，故
Cycle Time
越短
，竞争能力就越高，能
掌握产品上市契机，
就能获取最大的利<
/p>
润。
由于
Cycle
Time
长，不容许生产中的
芯片因故报废或重做，
故各
项操作过程
都要依照规范进行，
且要做好故障排除
让产品流程顺利，早日出
FIB
上市销
售。
〝缺点密度〞系指芯片单位面积上
（如
每平方公分、每平方英吋等）有多少
〝缺点数
〞之意，
此缺点数一般可分为
两大类：
A.
可视性缺点
B.
不可视性缺
点。
前者可藉由一般光学显微镜检查出
来（如
桥接、断线）
，由于芯片制造过
程甚为复杂漫长，芯片上缺点数
越少，
产品量率品质必然越佳，故〝缺点密
度〞常备用来当作一
个工厂制造的产
品品质好坏的指针。
目的：
去除芯片表面水分，增加光阻
附着力。
以免芯片表面曝光显影后光阻掀起。
方法：
在光阻覆盖之前，利用高温（
120
℃或
150
℃）加热方式为之。
CVD
沉积
后，
由于所沈积之薄膜
（
THIN <
/p>
FILM
之密度很低）
，故以高温步骤使
薄膜中之分子重新结合，以提高其密
度，
此种高温步骤即称为密化。
密化通
常以炉管在
800
℃以上的温度完成，
但
也可在快速升降温机台
（
RTP
；
RAPID
THERMAL
PROCESS
）完成。
1.
电
浆
预
处
理
，
系
利
用
电
浆
方
式
（
Plasma
）
，将芯片表面之光阻加以
去除，
但其去光阻的时间，
较一般电
浆光阻去除（
Strippi
ng
）为短。其目
的只是在于将芯片表面之光阻因显
影预烤等制程所造成之光阻毛边或
细屑（
Scum
）加以去除，以使图形
不失真，蚀刻出来之图案不会有残
余。
2.
有关电浆去除光阻之原理，
请参阅
45
46
47
「电浆光阻去除」
（
Ashing
）
。
3.
通常
作电浆预处理，均以较低之
力，
及小之功率为之，
也就是使光阻之
蚀刻率降低得很低，使得均匀度能提
高，
以保持完整的图形，
达到电浆预处
理的目的。
DESIGN RULE
设计规范
由于半导体制程技术，
系一们专业、
精
致又复杂的技术，
容易受到不同制造设
备制程方法（
RECIPE
）的影响，故在
考虑各项产品如何从事制造技术完善，
成功地制造出来时，
需有一套规范来做
有关技术
上之规定，此即“
DESIGN
RULE
”
，其系依照各种不同产品的需
求、
规格，
制造设备及制程方法、
制程
能
力、各项相关电性参数规格等之考
虑，订正了如：
1.
各制程层次、线路之间距离、线
宽
等之规格。
2.
各制程层次厚度、深度等之规格。
3.
各项电性参数等之规格。
以供产品设
计者及制程技术工程师等
人之遵循、参考。
DESIGN RULE
设计准则
设计准则
EDSIGN RULE
：反
应制程能
力及制程组件参数，以供
IC
设计者设
计
IC
时的参考准则。
一份完整的
Design
Rule
包括有下列
各部分：
A.
制程参数：如氧化层厚度、复晶、
金属层厚度等，其它如流程、
ADI
、
AEI
参数。
< br>主要为扩散与黄光两方面的
参数。
B.
电气参数：
提供给设计者做仿真电
路时之参考。
C.
布局参数：<
/p>
及一般所谓的
3
μ
m
、
2
μ
m
、
1.5
μ
m
…等等之
Rules
，提供
布局原布局之依据。
D.
光罩制作资料：
提供给光罩公司做
光罩时之计算机资料，如<
/p>
CD BAR
、
测试键之摆放位置，
各层次之相对位
置之摆放等。
DIE
BY
DIE
每
FIELD
均对准
每个
Field
再曝光前均针对此单一
Field
ALIGNMENT
对准之方
法称之；也就是说每个
Field
均要对准。
< br>
48
DIFFUSION
扩散
49
DI WATER
50
DOPING
51
DRAM ,
SRAM
在一杯很纯的水上点一滴墨水，
不久后
可发现水表面颜色渐渐淡去，
而水面下
渐渐染红，<
/p>
但颜色是越来越淡，
这即是
扩散的一例。
在半导体工业上常在很纯
的硅芯片上以预置或离子布植的方式<
/p>
作扩散源（即红墨水）
。因固态扩散比
液
体扩散慢很多（约数亿年）
，故以进
炉管加高温的方式，
使扩散在数小时内
完成。
去离子水
IC
制造过程中，常需要用盐酸容易来
蚀刻、
清洗芯片。
这些步骤之后又需利
用水把芯片表面残留的盐酸清除，
< br>故水
的用量相当大。
然而
IC
。工业用水，并不是一般的自
来水或地
下水，
而是自来水或地下水经
过一系列的纯化而成。
原来自来水或地
下水中含有大量的细菌、金属离子级
PARTICLE
，经厂务的设备将之杀菌、
过滤和纯化后，
即可把金属离子等杂质
去除，所得的水即称为〝去离子水〞，<
/p>
专供
IC
制造之用。
参入杂质
为使组件运作，
芯片必须参以杂质，
一
般常用的有：
1.
预置：在炉管内通以饱和的杂质蒸
气，使芯片表面有一高浓度的杂质层，
然后以高温使杂质驱入扩散；
或利用沉
积时同时进行预置。
2.
离子植入：先使杂质游离，然后加速
植入
芯片。
动
态
,
静
态
随
机<
/p>
随机存取记忆器可分动态及静态两种，
主要之差异在于动态随机存
取内存
存取内存
（
< br>DRAM
）
，
在
一
段
时
间
（
一
般
是
0.5ms
～
5ms
）后，资料会消失
，故必须
在资料未消失前读取元资料再重写
（
< br>refresh
）
，此为其最大缺点，此外速
度较慢也是其缺点，而
DRAM
之最大
好处为，
其每一记忆单元
（
bit
）
指需一
个
< br>Transistor
（
晶体管）
加一个
Capacitor
（电容器）
，故最省面积，而有最高之
密度。而
SRAM
则有不需重写、速度
快之优点，
但是密度低，
每一记忆单元
（
bit
）有两类：
A.
需要六个
Transi
stor
（晶体管）
，
B.
四个
Transistor
（晶体管）
加两个
Load
resistor
（负载电阻）
。
52
53
54
< br>由于上述之优缺点，
DRAM
一般皆用
< br>在
PC
（个人计算机）或其它不需高速
< br>且记忆容量大之记忆器，而
SRAM
则
< br>用于高速之中大型计算机或其它只需
小记忆容量。如监视器（
Monitor
）
、打
印机（
Printer
）等外围控制或工业控制
上
。
DRIVE IN
驱入
离子植入（
ion
implanta
tion
）虽然能较
精确地选择杂质数量，
但受限于离子能
量，
无法将杂质打入芯片较深
（
um
级）
的区域，
因此需借着原子有从高浓度往
低浓度扩散的性质，
在相当高的温度去
进行，一方面将杂质扩散道教深的区
域，
且使杂质原子占据硅原子位置，
产
生所
要的电性，
另外也可将植入时产生
的缺陷消除。此方法称之驱入
。
在驱入时，
常通入一些氧气，
因为硅氧
化
时
，<
/p>
会
产
生
一
些
缺
陷
，
如
空
洞
（
Vacancy
）
，
这些缺陷
会有助于杂质原
子的扩散速度。
另外，
由于驱入世界原
子的扩散，因此其方向性是各方均等，
甚至有可
能从芯片逸出
（
out-diffusion
< br>）
，
这是需要注意的地方。
E-BEAM
电子束微影技术
目前芯片制作中所使用之对准机，
其曝
LI
THOGRAPHY
光光源波长约为（
365nm
～
436nm
）
，其
可制作线宽约
1?
之
IC
图形。
但当需制
作更细之图形时
，
则目前之对准机，
受
曝光光源波长之
限制，
而无法达成，
因
此在次微米之微
影技术中，
及有用以电
子数为曝光光源者，
由于电子束波长甚
短（～
0.1A
）
，故可得甚佳之分辨率，
作出更细之
IC
图型，此种技术即称之
电子束微影技术。
< br>
电子束微影技术，
目前已应用于光罩制
作上，
至于应用于光芯片制作中，
则仍
在发展中。
EFR
早期故障率
Early
Failure Rate
是产品可靠度指针，
（
EARLY
意谓
IC
到客
户手中使用其可能发生故
障的机率。
FAILURE RATE
）
当
DRAM
生
产
测
试
流
程
中
经
过
BURN-IN
高温高压测试后，体质不佳
的产品便被淘汰。
< br>
为了确定好的产品其考靠度达到要求，
所以从母批中取
样本做可靠度测试，
试
55
56
57
58
59
< br>验中对产品加高压高温，
催使不耐久的
产品故障，因而得
知产品的可靠度。
故障机率与产品生命周期之关系类似
浴缸，称为
Bathtub Curve.
ELECTROMIGRATI
电子迁移
所谓电子迁移，
乃指在电流作用下金属
ON
的质量会搬动，
此系电子的动量传给带
正电之金属离
子所造成的。
当组件尺寸越缩小时，
相对地电流密度
则越来越大；
当此大电流经过集成电路
中之薄金属层时，
某些地方之金属离子
会堆积起
来，
而某些地方则有金属空缺
情形，
如
此一来，
堆积金属会使邻近之
导体短路，而金属空缺则会引起断
路。
材料搬动主要原动力为晶界扩散。
有些
方法可增加铝膜导体对电迁移之抗力，
例如：
与铜形成合金，
沉积时加氧等方
式。
ELECTRON/HOLE
电子
/
电洞
电子是构成原子的带电粒子，
带有一单
位的负电荷，
环绕在原子核四周形成原
子。
垫洞是晶体中在原子核间的共享电子，
因受热干扰或杂质
原子取代，
电子离开
原有的位置所遗留下来的
< br>“空缺”
因缺
少一个电子，
无法
维持电中性，
可视为
带有一单位的正电荷。
ELLIPSOMETER
椭圆测厚仪
将已知波长之射入光分成
线性偏极或
圆偏极，
照射在待射芯片，
利用所得之
不
同
椭
圆
偏
极
光
之
强
度
讯
号<
/p>
，
以
Fourier
分析及
Fresnel
方程式，
求
得待
测芯片模厚度
EM
电子迁移可靠度
当电流经过金属导线，
使金属原子
获得
能量，
沿区块边界
（
GRAIN Bounderies
）
（
ELECTRO
测试
扩散（
Diffusion
）
，使金属
线产生空洞
MIGRATION
（
V
oid
）
，甚至断裂，形成失效。
TEST
）
<
/p>
其对可靠度评估可用电流密度线性模
型求出：
AF=
【
J
（
stress
）
/J
（
op
）
】
n
×
exp
【
Ea/Kb
（
1/T
（
op
）
- 1/T
（
s
tress
）
）
】
TF=AF
×
T
（
stress
）
END
POINT
终点侦测器
在电浆蚀刻中，
利用其反应特性，
特别
DETECTOR
设计用以侦测反应何时完成的一种装
置。
一般终点侦测可分为下列三种：
A.
雷射终点侦测器（
Laser
Endpoint
60
61
62
63
Detector
）
：
利用雷射光入射反应物
（即芯片）
表
面，
当时颗发生时，
反应层之厚度会逐
渐减少，因而反射光会有干扰
讯号产
生，
当蚀刻完成时，
所接收之讯号亦已
停止变化，即可测得终点。
B.
激发光终点侦测器（
Optical
Emission
End Point
Detector
）
用一光谱接受器，
接受蚀刻反应中某
一反应副产物
（
Byproduct<
/p>
）
所激发之光
谱，
当蚀刻反应逐渐完成，
此副产物减
少，
光谱也渐渐变弱，
即可侦测得其终
点。
C.
时
间侦测器：
直接设定反应时间，
当
时间
终了，即结束其反应。
ENERGY
能量
能量是物理学之专有名词。
例如：
B
比
A
之电压正
100
伏，若在
< br>A
板上有一
电子受
B
版正电吸引而加速跑到
B
版，
这时电子在
B
版就比在
A
版多了
100
电子伏特的能量。
EPI WAFER
磊晶芯片
磊晶系在晶体表面成长一层晶体。
EPROM
电子可程序只读
MASK
ROM
内所存的资料，
是在
FAB
（
ERASABLE-
PRO
存储器
内制造过程中便已设定
好，
制造完后便
无法改变，就像任天堂游戏
卡内的
GRAMMABLE
MASK ROM
，存的是金牌玛丽就无法
ROM
）
变成双截龙。
而
EPROM
是在
ROM
内加一个特殊结
构叫
A
FAMDS<
/p>
，它可使
ROM
内的资
< br>料保存，
但当紫外光照到它时，
它会使
< br>
ROM
内的资料消失。每一个晶忆单位
都归口。然后工程人员再依程序的规
范，
用
30
瓦左右的电压将
0101….
资料
灌入每一个记忆单位。如此就可灌电
压、
紫外光重复使用，
存入不同的资料。
也就是说如
果任天堂卡内使用的是
EPROM
，那么你打腻了金牌玛丽，然
后灌双截龙的程序进去，
卡匣就变成双
截龙卡，不用去交换店交换了。
ESD
静电破坏
1
自然界之物质均由原子组成，
而原子
ELECTROSTATI
C
静电放电
又由质子、
中子及电子组成。
在正常
DAMAGE
状态下，
物质成中性，
而在日常活动
ELECTROSTATIC
中，
会使物质失去
电子，
或得到电子，
DISCHARGE
此即产生一静电，
得到电子之物质为
带负静电，
失去电子即带正静电。
静
电大小会随着日常的工作
环境而有
所不同。如下表所示。
活动情形
静
电
强
度
（
Volt
）
10
－
20
﹪
相对湿度
65-95
﹪相对湿度
走过地毯
走过塑料地板
在以子上工作
拿
起
塑
料
活
页
夹，袋
拿起塑料带
工作椅垫摩擦
35,000
12,000
6,000
7,000
20,000
18,000
1,500
250
100
600
1,000
15,000
64
ETCH
蚀刻
65
EXPOSURE
曝光
表
1
日常工作所产生的静电强度表
2.<
/p>
当物质产生静电后，随时会放电，弱
放到子组件上，例如
IC
，则会将组
件破坏而使不能正常工作，
此即为静
电破坏或静电放电。
3.
防止静电破坏方法有二：
A.
在组件设计上加上静电保护电路。
B.
在工作环境上减少静电，
例如工作
桌之接地线，
测试员之静电环。
载运<
/p>
送上使用防静电胶套及海绵等等。
在集
成电路的制程中，
常需要将整个电
路图案定义出来，
其制造程序通常是先
长出或盖上一层所需要之薄膜，
在利用
微影技术在这层薄膜上，
以光阻定义出
所欲制造之电路图案，
再利用化学或物
理方式将不需要
之部分去除，
此种去除
步骤便称为蚀刻（
ETCH
）
一
般
蚀
刻
可
分
为
湿
性
蚀<
/p>
刻
（
WET
ETCH
）及干性蚀刻（
DRY
ETCH
）两
种。
所谓干性蚀刻乃是利用化学品
（通
常是盐酸）
< br>与所欲蚀刻之薄膜起化学反
应，
产生气体或可溶性生成物
，
达到图
案定义之目的。
而所谓干蚀刻
，
则是利
用干蚀刻机台产生电浆，
将所
欲蚀刻之
薄膜反映产生气体由
PUMP
抽走，达
到图案定义之目的。
其意义略同于照相机底片之感光
在集
成电路之制造过程中，
定义出精细
之光组图形为其中重要的步骤
，
以运用
最广之
5X STEPPER
为例，
其方式为以
对紫外线敏感之光阻
膜作为类似照相
机底片，
光罩上则有我们所设计之各种
图形，以特殊波长之光线（
G-LINE
66
FABRICATION
（
FAB
）
制造
67
FBFC
（
FULL
BIT
全功能芯片
FUNCTION CHIP
）
68
FIELD/MOAT
场区
69
FILTRATION
过滤
70
FIT
（
FAILURE
IN
TIME
）
436NM
）照射光罩后，经过缩小镜片
（
REDUCTION
LENS
）光罩上之图形
则成
5
倍缩小，精确地定义在底片上
（芯片上之光阻膜）
经过显影后，即可将照到光（
正光阻）
之光阻显掉，
而得到我们想要之各种精
细图形，以作为蚀刻或离子植入用。
因光阻对于某特
定波长之光线特别敏
感，
故在黄光室中早将一切照明用光元
过滤成黄色，
以避免泛白光源中含有对
光阻
有感光能力之波长成分在，
这一点
各相关人员应特别注意，
否则会发生光
线污染现象，而扰乱精细之光阻图。
< br>
Fabrication
为
“
装配”
或
“制造”
之意，
与
Manufacture
意思一样，半导体制造<
/p>
程序，
其步骤繁多，
且制程复杂，
需要
有非常精密的设备和细心的作业，
才能<
/p>
达到吴缺点的品质。
FAB
系
Fabrication
之缩写，
指的是
“工
厂”
之意。
我们常称
FIB
为
“晶圆区”
，
例如：
进去
“
FAB
”
之前需穿上防尘
衣。
由于产品上会有缺陷，
所以有些
芯片无
法全功能工作。
因此须要雷射修补前测
< br>试，
以便找到缺陷位置及多寡，
接着就
< br>能利用雷射修补，
将有缺陷的芯片修补
成全功能的芯片。
《当缺陷超过一定限
度时，无法修补成全功能芯片》
FIELD
直译的意思是〝场〞，
足球场和
武道场等的场都叫做
FIELD
。
它的含意
就是一个有专门用途的区域。
在
IC
内部结构中，
有一区域是隔离电
场的地方，
通常介于两个
MOS
晶体管
之间，
称为场区。<
/p>
场区之上大部分会长
一层厚的氧化层。
用过滤器（
FILTER
，为一半透膜
折叠
而成）将液体或气体中的杂质给过滤
掉，此称为
FILTRATION
【
过滤
】
因
IC
制造业对洁净式的要求是非常严
格的，
故各种使用的液体或气
体，
必须
借着一个
PUMP
制造压差来完成，如
何炫则一组恰当的过滤器及
P
UMP
是
首要的课题。
FIT
适用以表示产品可靠度的单位
FIT=1Eailure in 10
9
Device-Hours
71
72
73
74
例如
1000 Device
工作<
/p>
1000Hours
后
1
Device
故障，则该产品的可靠度为：
（
1Failure
）
/
（
1000
Devices*1000
Hours
）
=1000 FITs
FOUNDRY
客户委托加工
客户委托加工主要是接受客户委托，
生
产客
户自有权利的产品，
也就是客户提
供光罩，
由
SMIC
来生产制造，
在将成<
/p>
品出售给客户，指收取代工过程费用，
这种纯粹代工，
不涉及销售的方式在国
际间较通常的称呼就是硅代工
（
Silicon
Foundry
）
。
FOUR
POINT
四点侦测
·
是量测芯片片阻值
（
Sh
eet Resistance
）
PROBE
RS
的仪器。
·原理如下：
有
ABCD
四针，
A
、
D
间通以电流
I
，
B
、
C
两针量取电压差
（△
V
）
，
则
RS=K.
△
V/I
K
是常数比例和机台及针尖距离有关
F/S
（
FINESONIC
超音波清洗
超音波清洗的主要目的是
用来去除附
着在芯片表面的灰尘，其反应机构有
CLEAN
）
二：
1.
化学作用：
利用
SC-1
中的
NH4OH
，
H2O2
与
Si
licon
表面反应，将灰尘
剥除。
2.
2.
物
理作用：利用频率
800KHz
，功
率
450W
×
2
的超音波震荡去除灰
尘。
FTIR
傅氏转换红外线
FTIR
乃利用红外线
光谱经傅利叶转换
光谱分析仪
进而分析杂质浓度的光谱分析仪器。
目的：
·
已
发展成熟，可
Routine
应用者，计
有：
/PSG
之含磷、含硼量预测。
B.
芯片之含氧、含碳量预测。
C.
磊晶之厚度量测。
·发展中需进一步
Setup
者有：
A.
氮化硅中氢含量预测。
B.
复晶硅中含氧量预测。
C.
光阻特性分析。
FTIR
为一极便利之分析仪器，
STD
的
建立为整个量测之重点，
由于其中多利
用光学原理、芯片状况（
i.e.
晶背处理
状况）对量测结果影响至钜。
75
FTY
（
FINAL
TEST
YIELD
）
76
77
78
79
80
在晶圆出厂后，
必须经过包装及
T1
（
断
/
短路测试）
，
Burn -in
（烧结）
，
T3
（高
温功能测试）
，
< br>T4
（低温功能测试）
，
QA<
/p>
测试，
方能销售、
出货至客户手中。
在这段漫长而繁杂的测试过程中，
吾人
定义
Final
Test
Yield
为：
T1
Yield*
Burn
–
in Yield*T3
Yield*T4 Yield
FUKE DEFECT
成因为硅化物之氧化，
尤其是以水蒸
气
去致密化
PBSG
时会发生，造成闸
极
（
Poly
Gate
）与金属间的短路。
硅
化
物
之
氧
化
可
分
为
二
类
型
：
< br>（
以
TiSi2
）
1.
热力学观点
SiO2
是最稳定，故
Si
扩散至
TiSi2
之表面时会与水反应
成
SiO2
而非
TiO2
。
2.
动力学观点而言，
当
Si
不足时则会
形成
TiO2
而将
TiSi2
分解。
GATE OXIDE
闸极氧化层
GATE
OXIDE
是
MOSFET
（金氧半场
效晶体管）
中相当重要的闸极之下的氧
化层。
此氧化层厚度较薄，
且品质要求
也较严格。
GATE VALVE
闸阀
用来控制气体压力之控制装置。
通常闸
阀开启
越大，
气体于反应室内呈现之压
力较低；反之，开启越小，压力
较高。
GEC
（
GOOD
< br>优良电器特性芯
能够合于规格书（
Data
Book
）上所定
片
<
/p>
义电器特性的芯片。
这些芯片才能被送
E
LECTRICAL
往芯片包装工厂制成成品销售给客户。
CHIP
）
GETTERING
吸附
“Gettering”
系于半导体制程中，由于
可能受到晶格缺陷
（
Crystal Defect
）
或
金属类杂质污染等之影响，
造成组件接
口
之
间
可
能
有
漏
电
流
（
Junction <
/p>
Leakage
）存在，而影响组件特性；如
何将这些晶格缺陷、
金属杂质摒除解决
的
< br>种
种
技
术
上
作
法
，
就
叫
做
”Ge
ttering”
吸附。吸附一般又可分
“
内部的吸附
”
---Intri
nsic
Gettering
及
“
外部的吸附
”
---Extrinsic Gettering
。前
者系在
下线制造之前先利用特殊高温
步骤让晶圆表面的「晶格缺陷或含氧
量」
尽量降低。
后者系利用外在方法如：
晶背伤言、磷化物
（
POCl3
）
预置
ETC
将晶圆表面的缺陷及杂质等尽量吸附
到晶圆背面。
两者均可有效改善上述问
题。
81
G-LINE
G-
光线
82
GLOBAL
ALIGNMENT
整片性对准与计
算
83
GOI
（
GATE OXIDE
闸极氧化层完整
性
INTEGRITY
）
84
GRAIN SIZE
颗粒大小
85
86
GRR
STUDY
测量仪器重复性
（
GAUGE
与再现性之研究
REPEATABILITY
AND
REPRODUUCIBILI
TY
）
H2SO4
硫酸
Suifuric Acid
硫酸，为目前最广泛使用
G-line
系指一种光波的波长，
多系水银<
/p>
灯所发出之光波波长之一，其波长为
436nm
< br>。
G-line
之光源，最常
作为
Stepper
所用
之水银灯，<
/p>
本来系由许多不同之波长的
光组成，
利用
一些
Mirror
和
Filter
反射、
过滤的结果，会将其它波长之光过滤
掉，
仅余
G-line
作为曝光用。<
/p>
使用单一
波长作为曝光光源可以得到较佳的能
量控制和解吸力，
但由于其为单色波故
产生之驻波效应（<
/p>
Standing
Wave
）对
光阻图案产生很大的影响。
在选择最佳
光阻厚度，以府合驻波效应，成为
G-line
Standing
最要的工作之一。
Global
Alignment
系
指整片芯片在曝光
前，
先作整片性之对准与计算，
然后接
着可做整片芯片之曝光。
·GLOBAL
ALIGNMENT
分为两种：
1
普通的
Global Alignm
ent
：
每片芯片共
对准左右两点。<
/p>
2 Advance
Global Alignment
：每片芯片
对准预先设定好之指定数个
Field
的对
准键，连续对准完毕并晶计算机计算
后，才整片曝光。
半导体组件中，
闸极氧化层的完整与否
< br>关系着电容上电荷的存放能力，
故需设
计一适当流程，<
/p>
其主要目的在侧闸极氧
化层之崩溃电压（
breakdown voltage
）
、
有效氧化层厚度等，
以仿真闸极氧化层
的品质及可信赖度，
通常即以此崩溃电
压值表示
GOI
的优劣程度。
一种晶体材料形成后，
从微观的角度来
看，
材料都是一大堆颗粒垒
叠在一起而
成。
这些颗粒有大有小，
尺
寸不一。
而
且材料的特性也会因为颗粒大小而变
化，故常要注意其大小变化。
将良策仪器的重复性<
/p>
—
一其本身的变
异，
再现性
—
操作人本身的变异，
用统
计的方法算出，
以判断量测仪器是否符
合制程参数控制之需要
。
87
H3PO4
88
HCL
89
HEPA
的工业化学品。
强力腐蚀性、
浓稠、
油
状液体，
依纯度不同，
由无色至暗棕色，
< br>与水以各种不同比例互溶，甚具活性。
溶解大部分的金
属。
浓硫酸具氧化、
脱
水、
磺化大部分的有机化合物，
常常引
起焦黑。比重<
/p>
1.84
，沸点
315
< br>℃。与水
混合时需格外小心，
由于放热引起爆炸
性的溅泼，
永远是将酸加到水中，
而非
加水至酸中。
不小心被溅到，
用大量水
冲洗。
目前在线上，
主要用于
< br>SO
清洗
及光阻去除。
磷酸
PHOSPHORIC
ACID
磷酸
无色无谓起泡液体或
透明晶形固体。
依
温度、浓度而定。在
20
℃
50
﹪及
75
﹪
强度为易流动液体，
85
﹪为似糖浆，
100
﹪酸为晶体。
比重
1.834
，
熔点
42.35
℃。
在
213
℃失去
Y
2
H
2
O
，形成焦磷酸。
溶于水、
乙醚，
能腐蚀铁及合金。
对皮
肤、
眼睛有刺激
性，
不小心溅到，
可用
水冲洗。
目前磷酸用于
SI
3
N
4
的去除，
浓度是
85
﹪，沸点
156
℃，
SI
3
N
4
与
SIO
2
的蚀刻
比约为
30
：<
/p>
1
。
氯化氢（盐酸）
Hydrochloric Acid
盐酸，
< br>为无色或淡黄
色，
发烟，
刺激性
液体。
氯化氢的水溶
液。盐酸是一种强烈酸性及高腐蚀性
酸。
市面出售之
”
浓
”
或发烟酸含有氯化
氢
38%
，比重
1.19
。
氯化氢溶解在水中有各种不同的浓度。
可
溶于水、酒精、
苯、不可燃。用途广
泛。
可用于食品加工、
金属之酸洗与清
洁、
工业酸化、
一般之清洗、
实验试药。
不小心被溅到，
用大量水冲洗。
目前线
上，主要用于
RCA
清洗。
高效率过滤器
HEPA
（
High
Efficiency
Particulate
Air
Filter
）为洁净室内用
以滤去微粒之装
置，一般以玻璃纤维制成，可将
0.1
μ
m
或
0.3
μ
m
以上之微粒滤去
99.97
﹪，
压力损失约
12.5
㎜
H2O
。<
/p>
层流台能保持
Class100
以下之洁净度，
即靠
HEPA
达成。目前除层流台使用
HEPA
外，其它如烤箱、旋
转机，为了
达到控制
Particle
的效果，也都装有
HEPA
之设计。
-
-
-
-
-
-
-
-
-
上一篇：个人职业生涯规划报告书模板
下一篇：XRD简介(英文)