PSpice模型制作

1

、

Model Editor

模型编辑

（

1

）

执行

Cadence/Release PSpice Accessories/Model Editor

命令，进

入模型

编辑器界面，执行

File/New

命令，如下图：

（

2

）

点击符号，弹出新建模型的

New Model

对话框，如下图：

在该对话框中选择设置，

Model Name

填写模型名称；选择

Use Device

Characteristic Curves

表示用硬件的典型曲线来描述模型；

选择

Use Templates

表示用

软件自带样本进行参数的修改设置；

From Model

用以选择模型类型。选

择

Use Device Characteristic Curves

，再确定模型，点击

OK

即可进入模型编

辑器窗口，

其中可以设置元件的所有相关仿真参数设定，

编辑器会以曲线形式将

参数设

定后的模型特性实时显示出来。

其中

Reverse Leakage

栏，用以设置曲线特定点的对应

X

、

Y

值；曲线显示

区可以

实时显示电压、电流等模型典型特性曲线；

Parameters

栏用以编辑模型

特定参数范围。

（

3

）

完成模型参数设置后，保存，而后执行

File/Model Import Wizard

（

Capture

）弹出

Model Import Wizard

：

Specify Library

对话框，输入创建的

模型库

*.lib

文件，输出模型

*.olb

文件，即为所创建的模型自动分配模型的

Capture

符号，便

于原理图绘制仿真。

（

4

）

回到

Capture

原理图中，调用刚刚创建的

*.olb

库文件，即可调用新

建的

元件

PSpice

模型，如下图：

（

5

）

此后若想对该元件进行参数修改，即可直接右击选择

命令，即可进入模型编辑器中进行参数调整。

2

、模型文本编辑

Edit PSpice Model

元器件模型参数还可以采用文本形式进行编辑设置，

即直接将模型参数从键

盘输

入，新建文本文件，用下列描述语言输入元件模型参数：

* 0627 D model

.MODEL 0627 D

+ IS=

+ RS=

+ CJO=

+ M=.3333

+ VJ=.75 + ISR=

+ BV=100

+ IBV=

+ TT=

模型参数描述文本设置完成后，

保存为

*.lib

文件格式即可，然后再在

Model

Editor

中可以可以将该文件分配到

Capture

元件库文件

*.olb

，就可以进行模型

调用

了。

三、

PSpice

宏模型的创建

随着集成技术的发展，

集成电路规模越来越大，

集成度越来越高，

芯片中的

底层

元件越来越多，

分析软件受现实因素限制，

进行晶体管级的大规模电路仿真

分析 是很不

现实的，因此宏模型应运而生。

宏模型是指在一定精度范围内，

电子系统的端口输入输出特性的简化等效模

型，可

以是一组等效电路、

数学函数或一张数据表格，

大大简化了原电路复杂度，

加快了电路

仿真分析计算的速度。

由于电路不同的等效模型，

不同的宏模型由此

产生：电路简化宏

模型、

电路特性宏模型、

表格特性宏模型以及数学函数宏模型

等，其中

PSpice

仿真支

持行为级宏模型、数学宏模型和表格宏模型。

1

、行为级宏模型创建

行为级宏建模即电路模拟行为建模（

ABM,

经常采 用的是字电路形式来描述，

例如执行

Edit PSpice Model

即可对芯片编辑宏模型，以下为

74AS168

芯片的行

为级宏模型，：

74AS168 Synchronous 4-bit Up/Down Decade Counters

The ALS/AS Data Book, 1986, TI

JSW 7/27/92 Remodeled using LOGICEXP,PINDLY, & CONSTRAINdTevices .SUBCKT

74AS168 CLK_I U/DBAR_I ENPBAR_I ENTBAR_I LOADBAR_I + A_I B_I C_I D_I QA_O QB_O

QC_O QD_O RCOBAR_O + OPTIONAL: DPWR=$$G_DPWR DGND=$$G_DGND

+ PARAMS: MNTYMXDLY=0 IO_LEVEL=0

UAS168LOG LOGICEXP(17,15) DPWR DGND

+ CLK_I U/DBAR_I ENPBAR_I ENTBAR_I LOADBAR_I A_I B_I C_I D_I

+ QA QB QC QD QABAR QBBAR QCBAR QDBAR

+ CLK U/DBAR ENPBAR ENTBAR LOADBAR A B C D RCOBAR DA DB DC DD EN

+ D0_GATE IO_AS00 IO_LEVEL={IO_LEVEL}

+ LOGIC:

+ CLK = { CLK_I }

+ ENPBAR = { ENPBAR_I }

+ ENTBAR = { ENTBAR_I }

+ U/DBAR = { U/DBAR_I }

+ LOADBAR = { LOADBAR_I }

+ A = { A_I }

+ B = { B_I }

+ C = { C_I }

+ D = { D_I }

+ UD = { ~U/DBAR }

+ LOAD = { ~LOADBAR }

+ EN = { ~ENTBAR & ~ENPBAR & LOADBAR }

+ IA4 = { ~((QABAR & U/DBAR) | (QA & UD)) }

+ IB4 = { ~((QBBAR & U/DBAR) | (QB & UD)) }

+ IC4 = { ~((QCBAR & U/DBAR) | (QC & UD)) }

+ ID4 = { ~((QDBAR & U/DBAR) | (QD & UD)) }

+ IB5 = { ~(U/DBAR & ID4) }

+ IC5 = { ~(QCBAR & UD & QDBAR) }

+ IA1 = { A & LOAD }

+ IA2 = { EN

A

( LOADBAR & QA) }

+ IB1 = { B & LOAD }

+ IB2 = { ~(EN & IA4) & LOADBAR & QB }

+ IB3 = { IA4 & EN & IC5 & IB5 & QBBAR }